kombinatoriske loop

[EDA_hg81]

Jeg bruker Xilinx ISE 9.1 til programmet Spartan3.

Jeg fikk følgende melding: følgende signal (r) danner et kombinatorisk sløyfe:

POL_TEMP.

Hva dette betyr?

Takk

 

[echo47]

Det advarselen betyr at design har kombinatorisk logikk med en utgang fôring tilbake til inngangen, danner en sløyfe.Resultatet er vanligvis en låsen eller oscillator.Mest FPGA designere ønsker å unngå slike ting, så syntese verktøyet advarer deg.