S
sakthi_tallika
Guest
Hei,
Jeg er ny på SystemC basert bekreftelse / design.Jeg er kjent med Vera / verilog / vhdl.Jeg ønsker å lære SystemC på en systematisk måte.Er det noen systemC metodikk dokumentet som Vera rvm, Specman eRM?Vær foreslå noen måte å lage en enkel kode og kompilere / simulere kode.
Hilsen,
Sakthi.
Jeg er ny på SystemC basert bekreftelse / design.Jeg er kjent med Vera / verilog / vhdl.Jeg ønsker å lære SystemC på en systematisk måte.Er det noen systemC metodikk dokumentet som Vera rvm, Specman eRM?Vær foreslå noen måte å lage en enkel kode og kompilere / simulere kode.
Hilsen,
Sakthi.