M
Mike_D
Guest
Er det noen gratis verktøy som støtter SystemVerilog?Jeg ser i CAD-verktøy og metoder for design på arbeidsplassen (heldigvis starte med ganske mye en tom skifer), og minst for verifikasjon SystemVerilog ser ut til å gjøre nesten alt jeg ser etter (begrenset tilfeldig, påstander, etc).
Jeg kunne få en eval kopi av Questa eller Aldec, men siden det er for et slikt kort tid jeg ønsker å få en bedre følelse for språket først, så jeg kan eval verktøyet ikke langauge selv.Jeg er ikke 100% sikker på at jeg vil ta oss at veien ennå, og kostnaden forskjellen er enorm.
Takk,
Mike
Jeg kunne få en eval kopi av Questa eller Aldec, men siden det er for et slikt kort tid jeg ønsker å få en bedre følelse for språket først, så jeg kan eval verktøyet ikke langauge selv.Jeg er ikke 100% sikker på at jeg vil ta oss at veien ennå, og kostnaden forskjellen er enorm.
Takk,
Mike