Low Frequency Klokke Spørsmål

[OvErFlO]

A Question,
Jeg arbeider med Xilinx Spartan II med en 50 Mhz ekstern Klokke, i mitt indre krets trenger jeg en klokke på 240kHz.
Er det bedre å opprette en ekstern krets Oscillator eller en intern klokke som deler?og hvordan kan jeg prosjektet denne løsningen?

Andre Løsning??Med noen Counters??Takk

 

[flatulent]

En viktig ting å vurdere er om den krets som drives av tregere klokken gjør ting som må være synkronisert med det som drives av raskere klokken.

 

[OvErFlO]

Alle krets arbeider med 240kHz Klokke.

 

[flatulent]

Disse to frekvensene ikke er heltall relatert så hvis du trenger nøyaktig 240 en teller ikke vil fungere.Hvis noe i nærheten av 240 er akseptabel, og den interne disken ville være billigere enn en ekstern oscillator.Dersom fase jitter er ikke viktig, og du trenger 240 gjennomsnitt, kan du telle ned med 280 to ganger og deretter 281 en gang og deretter gå tilbake til 280.

 

[Git]

Bruk en DLL, multipliseres med 3 og deretter dividere med 625.Jeg antar du 50MHz er 50000000 Hz, ikke 50x1024 * 1024 Hz

Git

 

[pplu]

DLL-filen i spartansk II er ikke like kraftig som det i spartanske 3 eller Virtex II.
Det kan ikke generere 240K fra 50MHz.Så jeg tror du kan bruke interne
counter, hvis begrensningen på presisjonen er ikke veldig stramt.

 

[oppkast]

Du må dividere med 208 = 16 * 13, så jeg vil gjøre det ved hjelp av en serie på 4 rippel klokke skillevegger (toggle flipflop med hver utgang som klokken inngangen på neste etappe).

Så endelig / 13 stadium kan gjøres ved hjelp av en vanlig teller.Bruk en MAXSKEW begrensning på rundt en halv nanosekund på klokken garn av denne telleren for å sikre at den er lagt riktig selv om den ikke bruker dedikerte lav-skew klokke buffere.
Det endelige resultatet (240kHz klokke) må sendes til en BUFG lav-skew buffer til mat resten av designen.

Du kan også velge å gjøre tre / 2 divisjoner, den / 13 og deretter en endelig / 2 for å gjøre det påfølgende døgnet har 50% duty cycle.Eller lage en / 26 teller selvfølgelig ...

Som fase forholdet mellom input og delt klokker er ikke viktig, en krusning klokke skillelinjen er den mest økonomiske og enkel måte å dele.

http://www.eelab.usyd.edu.au/digital_tutorial/part2/counter02.html