Low Frequency multi-phase klokke generasjon

[rfdipper]

Behage hjelpe generere en multi-fase klokke i størrelsesorden KHz fra en referanse klokke innspill?<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørsmål" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørsmål" border="0" />Enkelt RC forsinkelse vil ikke fungere på noen driftssyklus

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Trist" border="0" />

mens du bruker propagation delay av logiske porter vil ikke være praktisk siden jeg trenger millisekunder forsinkelse mens propagation delay er i nanosekunder rekkevidde

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Gråter eller Veldig trist" border="0" />

.

Ditt svar vil bli verdsatt.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smil" border="0" />

 

[dumbfrog]

noen forslag til PLL eller dll.
er PLL eller DLL for stor for design ditt?

 

[flatulent]

For å forsterke det forrige innlegget, har PLL operere med en flere av input clock.Bruk en teller i tilbakemelding til fase detektoren.Dekode telleren statene for å få klokken faser.

 

[super]

Hva med å bruke Ring OSC?
i hver scene legge cap for lavere ned frekvens.<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Overrasket" border="0" />

 

[rf_ray]

for forsinkelse i millisekund-nivå, er det ikke sannsynlig at du kan realisere det ved hjelp av en enkel forsinkelse celle.Sannsynligvis en slags finate staten maskinen kan gjøre det jeg tror.