matlab til VHDL

R

ragabs

Guest
Kjære venner

er det noen verktøy for å konvertere automatisk fra matlab filer (m-fil) i VHDL-filen (VHD).

thanx for hjelp

 
det er umulig.i MATLAB7 du kan for å implementere filtre på VHDL bare.og du kan teste din design på VHDL i MATLAB med eksterne verktøy (ModelSim eller Aldec)

 
Umulig?Hva om dette produktet: http://www.accelchip.com/?
Jeg har ikke prøvd selv, men jeg er veldig interessert.Does noen ha mer informasjon om dette?

 
Du har også Xilinx's System Generator.Test algoritmer i Matlab deretter
implementere dem i Xilinx FPGA.Jeg vet ikke om midlertidige filer er HDL eller Edif.

 
OK ..SIT DOWN PLEASE ..MATLAB er en veldig enkel sekvensiell SPRÅK OG VHDL er en komplisert (STERKESTE skrevet) PARALLEL SPRÅK. Så uansett hva CONVERTER fra den ene til den andre har å hanskes med dette TING SÅ er egentlig ikke en CONVERTER ELLER oversetter MEN en syntese VERKTØY ..Det viser seg at ACCELCHIP er et produkt som oppsto AS A MATLAB kompilatoren i et universitet.
MEN er ikke så MAGIC som det kan virke. Årsaken er at MATLAB PRODUKTET stoler mye på bibliotekene ikke skrevet i MATLAB språket, men i C på grunn av fart. SÅ det er ikke engang MATLAB KODE avalaible. PÅ eksempel er FTT ()-funksjonen.SO Slik konverterer TIL VHDL noe som ikke engang er skrevet i MATLAB.GODT ER BARE gjennomføre tilsvarende i ACCELCHIP som biblioteker. MEN. HVORDAN å implementere alle den enorme mengden funksjoner i MATLAB ... Vel, dette vil ta år
Så hvis du hilse på ACCELCHIP biblioteker (SOLGT SEPARATLY LOTS OF $ $ $). Du vil se alt som kan gjøres med MATLAB langauge SO FAR

CHEERS

 
JEG dont overveie det matlab til VHDL konvertering er nyttig fordi utformingen methodolgy av VHDL er veldig tøff og parallelle.
Matlab er beregnet for testing og simulering mens VHDL er aa maskinvare beskrivende språk og det avhenger også av hvordan en bestemt synthesizer ser din VHDL kode.

-Best regards

 
VHDL var ikke designet for å være en rettferdig et elektronisk hardware beskrivelse språket, er beviset på at det ikke engang den grunnleggende tanken om register .. Er mest brukt nowdays som en HARDWARE Description Language. VHDL ble designet for å være et generelt simulering språk. . Det er holdning å simulere alle slags systemer. mekaniske, pneumatiske .. men i dag er mest brukt i elektroniske hardware ..men det var ikke utarbeidet direkte å gjøre akkurat det.
Sist endret av eltonjohn den 02. Aug 2005 18:02, endret 1 gang totalt

 
det er ikke egnet for hardware design ved hjelp av verktøy for matlab til VHDL.
Selv om det er noen verktøy for å gjøre det.
hardware design er helt forskjellig fra aritmetikk forskning.

 
Jeg tror det er en viss forvirring mellom mennesker.
arbeid i Verilog og VHDL er svært forskjellige, og nøkkelen er design metodikk av maskinvare som krever stor dyktighet av design modeller og digitale logikk og hver dataflyt og registeret er kostbart.
-Hilsen

 
Hei kjære venner, jeg er i et student-prosjekt om å bygge en konvertering verktøyet til å utføre koden konvertering fra MATLAB til VHDL.Jeg har så langt funnet ut å gjøre
fra. MDL til. RTW av sanntids verksted og deretter fra. RTW til C-kode fra målspråket kompilatoren du bruker. tlc filer.

Men jeg vet ikke hvorfor C-koden er ikke få utarbeidet og henrettet av 'mbuild' kommando.Eventuelle forslag om hvordan du kjører en C-kode i MATLAB.

Hva er omdanne hjelpemidler tilgjengelig så langt på dette prosjektet?Har noen referanser de gjør det!Vennligst ikke henvise PDF avhandlingen og alle de teoretiske ting.Jeg trenger en praktisk vei ut.

Er alle blokkene i MATLAB kabriolet i VHDL?Jeg tror ikke det.Hva tror du?

Vennligst henvis meg hvis noen C til VHDL konvertering verktøyet er kjent for deg.

Bye bye.Jeg vil være takknemlig for å få noen verdifulle opplysninger eller forslag fra deg.

 
Vel men dette verktøyet vil bare fungere for kode konvertering og i forbindelse med ytelse det ikke kan være av enhver bruk fordi grunnleggende Ideolgy bak VHDL eller Verilog er ikke kodingen logikken men Design logikk, dataflyt, forsinkelser etc. og hvis noen anser alle disse i MATLAB for da kan omdanne vil hjelpe, men hvorfor vil noen gjøre alt dette i sitt Matlab kode ..............

-Hilsen

 
Se Tyder (www.tyder.com)

Deres programvare genererer VHDL for filtre, FFTs etc. ...

ONEoverT Digital Filter Designer og Tyd-IP Code Generator
Det er veldig rimelig og veldig god.

Bob

 
ragabs,

Jeg har selv prøvd å kjøre en design i VHDL hjelp ModalSim v5.x og teste mitt design på Matlab på (1) en bildebehandling prosjekt og (2) en lydprosessering prosjekt i fortiden.

Jeg tror ikke det er ennå en konvertering verktøyet fra Matlab til VHDL som er lett tilgjengelig i markedet.Men jeg tror det kan forekomme internt verktøy i enkelte bedrifter som gjør dette.

Jeg har hørt om en vei fra gamle venner i ASIC industrien.Hva de gjorde var faktisk endrer C lang uttalelser i din. C-filen og implementere dem i prosessen setningen. VHD å opprettholde sekvensiell natur, ikke med mindre du ønsker noen samtidige utsagn som faktisk skjer ikke i C.Ytterligere utsiktspunkt
============

Jeg ser partisk dom mot VHDL.Det er ikke en særlig etisk å gjøre, spesielt i engineering praksis.

Først og fremst, VHDL og Verilog arbeider med noen abstrakte nivåer til felles, selv om VHDL mål mer av systemet nivå abstraksjon og Verilog mer krets nivå abstraksjon.

Jeg trenger å markere at både VHDL og Verilog stammer fra USA, men USA ser ut til å foretrekke formidle Verilog mens Europa foretrekker VHDL.

Ta oppmerksom på at IEEE Circuits and Systems Society har sin ordinære begynner å endre siden fra Verilog til VHDL i de siste årene er det faktum Verilog er svært mye løsrevet fra høyt nivå støtte fordi systemarkitekturen er skiftende retning sammenfallende høyt og lavt.

Jeg har også sett IEEE medlemmer, som er hardcore Verilog, hovedsakelig fra USA, begynner å myke opp de siste årene når VHDL er ser viktigheten av utviklingen gjort i Europa og Asia Østen, spesielt når det gjelder utvikling av EDA CAD-verktøy , modellering verktøy, syntese verktøy, høynivå språk capatibility etc. VHDL er kanskje den eneste HDL vi bruker eller vet som kan bygge bro mellom lavt nivå krets og høyt nivå språk.

Så jeg tror det er på tide å ikke kunne ta i personlige dom mot VHDL, til tross for dette er en lang amerikansk tradisjon hvor jeg går.Jeg har alltid høre diskriminerende meninger når vennene mine og jeg går til konferanser i USA.Jeg vet synes amerikanerne å mislike VHDL veldig mye.

Vel ...Både VHDL og Verilog er språk for å hjelpe oss å løse problemer innen engineering, ikke noe for oss å krangle over.Det er min mening å opprettholde etiske engineering praksis.

En ting å merke seg.Det er et etablert faktum at VHDL er vanskeligere å mestre enn Verilog, basert på statistikk gjort i ingeniørstudier.Mange akademiske professorer fortalte også at studentene lærer Verilog bedre enn VHDL.Så ikke klag over VHDL når du ikke kan mestre det.Hvis så mange ingeniører kan håndtere VHDL, hvorfor kan du ikke?Du trenger bare å bruke mer tid til å lære det godt.Ikke la skylden på det.

 
Dens mulig å konvertere matlab kode Verilog eller VHDL.
Egentlig kan du designe systemer direkte fra Matlab.For at du må bruke verktøy som System Generator for DSP eller AccelDSP fra Xilinx.System generator arbeider med Simulink.
Det er også mulig å bruke HDL design med Matlab.Thats også gjøres via System Generator og Simulink.
Xilinx er faktisk henvise disse verktøyene for DSP-implementeringer.

Prøv denne linken

http://www.xilinx.com/products/design_resources/design_tool/index.htmhttp://www.xilinx.com/ise/optional_prod/system_generator.htmhttp://www.xilinx.com/ise/dsp_design_prod/acceldsp/index.htm
 
Aldri!
Domene av VHDL er i Digital Electronic men MATLAB m filer heve veldig stor bruk nesten alle felt av science.So Det er umulig å konvertere form m filen til VHDL.Toolbax to simulation VHDL code form MATLAB.

Men Simulink har fasiliteter til å generere VHDL kode for noen application.In tillegg kan du bruke Link for ModelsimŽ
Toolbax til simulering VHDL kode form MATLAB.
også MATLAB og Simulink har fasiliteter for FPGA design.

 
Hei

Sjekk den vedlagte filen

Salam
Hossam Alzomor
www (.) ig (.) org
Beklager, men du må logge inn for å vise dette vedlegget

 
Minst tre verktøy finnes for gjeldende klokkeslett som kan knytte Matlab modeller og HDL gjennomføring.Disse er Xilinx System Generator (det var beskrevet ovenfor), Altera DSP Builde (altera.com) og Simulink HDL Coder (det er inkludert IIN de siste versjonene av Matlab).Hele av dem støtter m-funksjoner med begrensede evner.

 
bruk acceldsp verktøy levert av Xilinx.som u må kjøpes separat.

 
ragabs skrev:

Kjære vennerer det noen verktøy for å konvertere automatisk fra matlab filer (m-fil) i VHDL-filen (VHD).thanx for hjelp
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top