Metal på Poly eller diffusjon

[gafsos]

Hei,

et enkelt spørsmål: Hvorfor er det ikke lov å rute med Metal1 for exeple på poly eller diffsion (NP / PP)

THX

 

[jagadeesh2k1]

Metal 1 er den umiddelbare laget etter poly og hvis metall 1 bærer en enorm strøm det kan være en sjanse for inducing elektroner på aktiv poly som vil endre egenskapene til den enheten ............. ...........

 

[gafsos]

Hei,

Jeg snakker om denne situasjonen ....

Plz jeg nød ur råde

gsfsos
Beklager, men du må logge inn for å vise dette vedlegget

 

[jonashat]

Jeg vet ikke grunnen til å unngå Metal1 over poly annet enn det jagadessh sa.

Men for diffusjon fall kan den Metal linjen fungere som en gate og opprette en parasittisk kanal.Dette blir et problem hvis dette parasittiske kanalen forbinder to diffusjoner av motsatt polaritet.

Eksempel: p-substratet mellom to N-brønner, dette er grunnen til at avstanden mellom to N-brønner må være stort dersom N-brønner holdes på ulike potensialer.

 

[gafsos]

Tnanks til alle,

DRC sjekke passet i dette tilfellet, causa Met1 og poly er ikke på samme nivå, jeg vil vite hvorfor det ikke Recommanded å rot Met1 på poly ...?

En annen sugesstions?

TNX

gafsos

 

[CK815]

De ovennevnte grunner er riktige.Metal over poly bære høye strømmer kan capacitively par restriksjoner i en gate og påvirke atferden til en enhet.Også, metall og poly kan opprette parasittiske enheter når rutet over brønner.

En annen grunn til ikke å rute metall over poly på MOS-transistorer er at under radering av metall, ladede partikler og residuals kunne forbli på dielectric nær gjenværende metal linjen.Disse belastes residuals kan plutselig endre atferd, særlig Vth, en MOS transistor.

 

[nozone]

Jeg har en av dette spørsmålet også, hvis vi ønsker å redusere motstanden i poly, kan vi koble den til M1 med vias direkte, det betyr M1 vil bli viderekoblet direkte over polyfon for gate.

 

[CK815]

Hva er din søknad?Principly, bør det unngås å rute med metall over det aktive området av en MOS transistor periode.Hvis du har en veldig stor transistoren, vil vanlig praksis være å bruke større antall kontakter eller til og med en ring av kontakter på den ytre omkretsen (ikke på det aktive området) av transistoren å sikre symmetriske gate tilkobling.

 

[jagadeesh2k1]

Det er en praksis hvor metal1 skal palced parellel til porten inorder å redusere motstanden i gate.Sørg for at ulike signal linje ikke skal rutes over aktiv poly regionen.

 

[h]

Gate er en liten del i oppsettet i forhold til tilstøtende elementer,

Og det er veldig følsom, så det er ikke anbefales generelt å rute noen låter som bærer signaler nær den ..

Selv den kontakten, den la på ytre del av det å ta vare på det ...

Skål,

- Knack,

 

[okguy]

CK815 skrev:

De ovennevnte grunner er riktige.
Metal over poly bære høye strømmer kan capacitively par restriksjoner i en gate og påvirke atferden til en enhet.
Også, metall og poly kan opprette parasittiske enheter når rutet over brønner.En annen grunn til ikke å rute metall over poly på MOS-transistorer er at under radering av metall, ladede partikler og residuals kunne forbli på dielectric nær gjenværende metal linjen.
Disse belastes residuals kan plutselig endre atferd, særlig Vth, en MOS transistor.

 

[CK815]

okguy, du er absolutt korrekt.Jeg var inprecise i svaret mitt.Selvfølgelig kan du rute med alle tilgjengelige metall over digitale porter / transistorer.Jeg bare tenkte analog.

 

[leohart]

thx alle for execellent explainations ovenfor!

 

[wuweizi]

Så langt har jeg lært så mye fra dine kommentarer!Takk!

Kanskje vi kan tenke det på reliablity, vet du, er porten veldig veldig viktig å cmos liv, her, livet, jeg snakket om, er i hovedsak parameteren (iv kurve), hvis parameteren variert så mye med den opprinnelige , mener vi det er død.
Så hvis metallet laget var svært nær poly, porten var påvirket veldig mye, del Årsaken er i produksjon, er den andre i bruk.Så livet ville bli redusert for mye, tror jeg!

Det er en fin tråd!Takk!

Skål,
Alex

 

[analayout]

takk fyrene
jeg er ny i VLSI felt
opplysninger som nevnt ovenfor, er svært nyttig for meg
takk
hilsen
analayout

 

[Smilodon]

Det er et prinsipp for å unngå kryss mellom metall og poly, men du kan aldri få det til.Selv om RF CMOS er det tillatt metall kryss polyfon.Følgende bilde er en virkelig enhet i 0.18 RF CMOS-prosess, som er en RF NMOs provied av støperiet.

FYI.
Beklager, men du må logge inn for å vise dette vedlegget

 

[Brittoo]

Hei alle

Jeg hav et spørsmål.Hvis i oppsettet, jeg må koble porter av 2 MOS landskamper gjennom metal1 og ruter den på toppen av poly en pfet for å koble seg andre steder, jeg mener at ikke er et problem som det ikke er en aktuell bane.Please kommentar.

Hilsen
Brittoo

 

[pvnk]

mulige problemet her er ikke tilstedeværelsen av strøm, siden det er en port terminal, men rollen til den andre pmos.hvis den er følsom for Vt skift, aldri noen gang gjør det.hvis det er justa skjevhet transistor eller powerdown transistor eller noen form for bytte, kan du gjøre det.ingen problemer.

håper det er klart

 

[leohart]

Jeg tror for det tilfelle av metall på duffsion som m1 over psub mellom to nwell (holdt på diffirent potensielle eller ikke), vil parastic kanalen ikke skje i det hele tatt, fordi det er kanal stop implantat under FO, trenger det mer enn VDD å opprette en kanal under FO hvis u se PCM data nøye (8v for ,6 mm 5v CMOS prosess). Så dont bekymre deg for det.

Korrekt meg hvis jeg gjør feil

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[acbalbason]

hei!

slik jeg ser på det, du trenger ikke rute over porter på grunn av den tynne oksid til stede under den.det er ulik den aktive regionen hvor tykk feltet oksider eksisterer.sikker på at du har lov til å rute over porter, men for tungt et metall kan ødelegge din gate.spesielt for ekstrautstyr type transistorer.Det er praktisk talt bare kanal og en tynn oxide å støtte metaller over det (så sant du ruten over porten).

- Al