moduldefinisjonen av D flip-flop

[funjoke]

modul DFF
(output reg op_q,
output op_q_n,
input ip_data,
input ip_aset_n,
input ip_areset_n,
input ip_clock);

Skriv en atferdsmessig beskrivelse av D flip flop (DFF) som oppfyller følgende spesifikasjon
-Det DFF er synkronisert til den økende kanten av en klokke
-Det DFF har en aktiv-lav asynchoronous reset
-Det DFF har en aktiv-lav asynchoronous sett
-The reset har prioritet over den innstilteSvaret er:
alltid @ (posedge ip_clock)
if (! ip_areset_n)
op_q <= 0;
ellers
op_q <= ip_data;Jeg vet ikke vet hvordan du gjør det le, kan noen hjelpe?

 

[mytechface]

alltid @ (posedge ip_clock eller negedge ip_aset_n eller ip_areset_n)
if (! ip_areset_n)
op_q <= 0;
else if (! ip_set_n)
op_q <= 1;
ellers
op_q <= ip_data;

 

[funjoke]

Dette er det eneste svaret? men jeg har ferdig gjøre det