MOS lav eller nul VT spenning terskelen for analog

O

okguy

Guest
Jeg har lest mange bøker om CMOS analog design, men ... ingen av dem nevner et design med nul eller lav terskel spenning. Så hvorfor så mange støperier foreslå denne 'analog' alternativ? Hvilke motiver bruker disse VT? OkGuy
 
Jeg tror de fleste av CMOS konstruksjon bøker, gi u med kunnskap til design, så u vet hvordan å designe, så u kan bruke teknologien avilable til u som det er mange teknologier "0.18 micro, 0,35 mikro" og så videre
 
ved å skalere enheter mer og mer, må forsyningsspenning bli skalert altfor dvs. redusert. i avanserte prosesser som 0.18u forsyningsspenningen er så lav som 1,8 volt som gjør utformingen av anlog / mixed mode ckts som GM og opamps vanskelig, også den dynamiske rekkevidden av input ckts og brytere synker dramatisk, derfor denne bestemte enheter er lagt i mixed mode prosesser for å forenkle lav spenning design. MERK: de er ikke egnet for digital design på grunn av svært høy lekkasjestrøm! BEST!
 
Jeg har lest mange bøker om CMOS analog design, men ... ingen av dem nevner et design med nul eller lav terskel spenning. Så hvorfor så mange støperier foreslå denne 'analog' alternativ? Hvilke motiver bruker disse VT? OkGuy
 
Jeg tror de fleste av CMOS konstruksjon bøker, gi u med kunnskap til design, så u vet hvordan å designe, så u kan bruke teknologien avilable til u som det er mange teknologier "0.18 micro, 0,35 mikro" og så videre
 
ved å skalere enheter mer og mer, må forsyningsspenning bli skalert altfor dvs. redusert. i avanserte prosesser som 0.18u forsyningsspenningen er så lav som 1,8 volt som gjør utformingen av anlog / mixed mode ckts som GM og opamps vanskelig, også den dynamiske rekkevidden av input ckts og brytere synker dramatisk, derfor denne bestemte enheter er lagt i mixed mode prosesser for å forenkle lav spenning design. MERK: de er ikke egnet for digital design på grunn av svært høy lekkasjestrøm! BEST!
 

Welcome to EDABoard.com

Sponsor

Back
Top