NEXYS2 spartansk 3E LED problemet.

[Rob B]

Med de enkle Verilog og Ise Jeg kan bruke lysdioder 0 til 5 (Balls J14, J15, K15, K14, E17 og P15 henholdsvis på brettet).

LED 6 og 7 er en annen sak (F4 og R4 henholdsvis).Jeg kan ikke få de mest grunnleggende koden for å belyse dem selv om demo programvare (VHDL) bygget på Ise fungerer, tildeler skyve bryteren verdiene for dem.

De er på Bank 3 av enheten mens resten er på Bank 1, men som er en av de eneste forskjellene jeg kan se, bortsett fra de deler noen ball bevilgninger med andre overføringene.Jeg tror PACE verktøyet tar seg av det men fordi det ikke ville la meg tildele alternative ball steder på nett (jeg har riktig enhet valgt).

De er alle vanlige katoden ifølge skjematisk

<img src="images/smiles/icon_wink.gif" alt="Kyss" border="0" />

.

Ideer verdsatt.

 

[echo47]

Jeg
er ikke kjent med at styret, men...

Mener du at de to signalene er koblet til feil pins, eller vet du ikke var Ise koblet dem?

Sjekk "puten summary"-rapporten for å se om de riktige nåler ble brukt.Det
er vanligvis heter noe sånt som "top_pad.txt".

Jeg
har aldri brukt PACE.Jeg satte min pin tall i UCF fil eller til min HDL som LOC attributter.

 

[Rob B]

Ser på Pad Report, de blir tildelt der jeg forventer og er vist som har de samme attributtene som de andre LED outputs at jeg valgte.Den eneste forskjellen er det bank, som jeg finner mistenkelige.

Jeg bruker en 500E og F4 og R4 (problemet Ones) viser IO og IO/VREF_3 i Dataarkvisning.

Dette er bare for debug likevel, jeg må glem ikke å ha mine to MSBs og bruke sju-segmentet hvis jeg ikke finner problem som jeg ikke har startet komplisert bit ennå!

 

[andrew257]

Du er riktig med pin oppdrag.Hvis du bruker forutsatt Reference Manual det viser alle pin outs for alle eksterne enheter brettet inneholder.

Er du sikker på at det i styret og ikke-koden?Har du simulerte koden din for å se om det går som du ønsker?

Som du allerede har sagt demoen går bra så det
ikke ser ut som et bord skyld.

hvis jeg rember riktig i fant sted at F4 og R4 er felles pins.De deler med en annen bord randstat men jeg kan ikke tro det på dette tidspunktet.Hvis du ser på schematics digilent gi deg kan kontrollere om det er aksjer med.Håper det hjelper

 

[Rob B]

Koden er veldig grunnleggende, bare for å teste LED men når skiftende det førte til LD6 og LD7 (ved å endre ballen oppdrag til F4 eller R4 fra J14, J15, K15, K14, E17, P15 - LED-0-5 henholdsvis) det ikke fungerer.

LD6 - F4 - er også koblet til E4 puten som NC på FG320 pakken.
LD7 - R4 - er også koblet til P4 puten som NC på FG320 pakken.

Jeg finner ikke den som deler en forbindelse med noe annet.

Jeg var ikke prøver noe annet enn reallocating den Verilog utdata til en annen fysisk en

<img src="images/smiles/icon_neutral.gif" alt="Nøytral" border="0" />

.

Jeg
vil bli bedre av å arbeide på RS232 som jeg ikke vil lese 8k dypt arrays fra lysdioder anyway

<img src="images/smiles/icon_biggrin.gif" alt="Veldig Glad" border="0" />

.Fortsatt nysgjerrig på hvorfor de ikke oppfører seg som de andre som har skjønt.

 

[echo47]

Bare i tilfelle du har noen obskure feil, prøv dette Verilog LED nødblinkelyset.Beklager at jeg ikke snakker VHDL svært godt.
PIN og tidspunkt begrensninger i HDL, så du trenger ikke PACE eller UCF.
Det kjører på min spartanske-3 Starter Kit (med ulike pin tall selvfølgelig).Jeg bruker Ise 9.2.04i.

Code:

modulen toppen (clk, lysdioder);

(* LOC = "B8", PERIOD = "50 MHz *) skriving clk;

reg [23:0] count = 0;

(* LOC = "R4, F4, P15, E17, K14, K15, J15, J14" *) utgang reg [7:0] lysdioder = 0;alltid @ (posedge clk) begynner

count <= count 1;

LED <= 1 <<count [23:21];

slutt

endmodule

 

[Rob B]

Jeg kontaktet Digilent og de sa at det ikke var kjent problem med ISE9.1i som jeg bruker.

Jeg burde ha nevnt at jeg har kunnet komme LD7 opplyst, men ikke når jeg vil!

Jeg skal slutte å bekymre seg over dette nå og prøver å få andre biter arbeider

<img src="images/smiles/icon_smile.gif" alt="Smil" border="0" />

.Angir jeg minne arrays opp og jeg prøver å fylle en med ADC data nå.

Jeg tror jeg
skal begynne å bruke dem LOC attributter, sparer du velge enheten hver gang jeg åpner PACE.

Dette AVI er bedre enn hvordan jeg kan forklare hva de ovenstående kode gjør ...Merk at LD7 går av når LD6 skal være på.
Beklager, men du må logge inn for å vise dette vedlegget

 

[echo47]

De sikker gjøre blinke merkelig!Har LD7 blinke av helt, eller tar det bare få dimmer?

I puten oppsummerende rapport, må du passe LD6 og LD7 er konfigurert som ordinære enkeltsidebesøk endte drivere som LVCMOS33 eller LVTTL, og ikke som LVDS eller annen upassende driver.

Du kan prøve å vise rutet chip (vanligvis kalt noe sånt som top.ncd) i FPGA Editor.Se inni LD6 og LD7 IOBs å være sikker på at de er riktig konfigurert.Det du ser, skal samsvare med puten sammendrag rapporten.

Wild guess ----
Jeg regner med at du laster ned dine bitstrøm gjennom styrets JTAG port.Prøv midlertidig innstilling styrets Mode jumper til JTAG posisjon, makt-syklusen i styret, og prøve å laste ned på nytt.Jeg
har sett problemer der JTAG nedlasting i en allerede konfigurert FPGA forårsaket FPGA design til å oppføre seg på feil måte, som om JTAG prosessen ikke fullt slette FPGA.

 

[Rob B]

Jeg hadde en titt på top.ncd med FPGA Redaktør og LD6 / 7 synes å være den samme som for andre, LVCMOS25 og samme stasjon styrke.

Jeg har ikke Xilinx JTAG kabel til stede og var lasting via styrets USB grensesnitt og Digilent programvare (ingen innvirkning bruksstatistikk akkurat da).

Jeg lurer på om den gjør det samme om jeg skriver konfigurasjonssiden minne i stedet for bare FPGA?Jeg
skal prøve det senere etter at jeg kampen sammen med andre biter ...

Endelig fikk runden til det ...

Hvis jeg programmet konfigurasjonssiden ROM fungerer det

<img src="images/smiles/icon_smile.gif" alt="Smil" border="0" />

.

 

[echo47]

Jeg
har vært borte i en uke...

Det verker fra PROM?Flott!Som at lyder som ufullstendig-JTAG-slette problem som jeg nevnte i min forrige melding.Med FPGA kjører fint fra PROM, prøve å laste ned den samme bitstrøm fra JTAG.Jeg
vil satse JTAG fungerer bra denne gangen.

Jeg
har sett ufullstendig-JTAG-slette problem med Virtex-II og spartansk-3, og du kan se den med spartansk-3E.Når jeg prøver å forklare dette problemet til Xilinx, så intetsigende som å snakke til en stein.Interessant Jeg har nylig lest en Xilinx melding som forklarer hvordan du kan unngå dette problemet i Virtex-5, så min mistanke om at det
er et utbredt problem kan være riktige.

 

[papomaestro]

prøve:

(* LOC = "P4, E4, P16, E16, K14, K15, J15, J14" *) utgang reg [7:0] lysdioder = 0;

 

[tunea]

Jeg så filmen og jeg har et prosjekt på skolen omtrent det samme.Jeg har til å vise en melding på 4 tegn og 7 segmenter skjermen og gjør deretter de 8 lysdioder har en dynamisk flytte (de må blinke omtrent det samme som i filmen eller annen tilfeldig rekkefølge).Jeg må skrive dette programmet i VHDl for spartansk 3 kit fra XILINGS.Kan noen hjelpe meg også?Jeg ville virkelig apreciate det

<img src="images/smiles/icon_smile.gif" alt="Smil" border="0" />Bare fortell meg hvor jeg kan finne lignende programmer eller kanskje du kan legge inn en for meg

<img src="images/smiles/icon_smile.gif" alt="Smil" border="0" />

 

[gaansan]

Hei,
Jeg fikk styret en uke eller så, og kunne ikke kompilere enkelt opplæringen execise fra Xilinx, LED0, LED1, LED3 og LED4 hvor fine men fikk alltid feil når du bruker LED4, LED5, LED6 og LED7 ...
Så ser nøye på den schematics for noen anelse jeg så de er skrevet to ganger men ikke så i referansen manuell og bruker andre tall fra schematics det fungerte.
Så de kobles som følger:
LED 4 til PIN E16
LED 5 til PIN P16
LED 6 til PIN E4
LED 7 til PIN P4
Jeg håper det fungerer for deg som det gjorde for meg.<img src="images/smiles/icon_smile.gif" alt="Smil" border="0" /><img src="images/smiles/icon_smile.gif" alt="Smil" border="0" /><img src="images/smiles/icon_smile.gif" alt="Smil" border="0" />

 

[Char243]

HI

Jeg kom akkurat av et 3-måneders prosjekt der vi brukte nexys 2-systemet.Jeg fant flere mindre problemer med dokumentasjon (men styrene jobbet bra)En ting jeg fant var at LED 4,5,6,7 var koblet til E16, P16, E4, P4

ikke E17, P15, F4, R4 kan du prøve rewiring til ovenstående.