Om hold margin i timing signoff

L

littlej_zju

Guest
I timing signoff tilstand, det er ocv
100 ps hold margin på venting tid sjekk.
Hvor kommer den "100ps" kommer fra?
Er det relatert til design hastighet?(For 400 MHz eller 800Mhz design, bruker de samme hold margin?)

 

Welcome to EDABoard.com

Sponsor

Back
Top