Om hsim & Verilog co-simulering

W

waosai

Guest
Jeg gjør nå et grensesnitt kontroll mellom digital og analog del i en hel chip hjelp hsim. Men jeg er forvirret med co-simulering. Jeg har prøve eksempelet gitt i hsim manuell, men ikke vellykkede. Noen som har erfaring med co-simulering? Vennligst hjelp meg. Tusen takk!
 
[Quote = waosai] jeg nå gjør et grensesnitt kontroll mellom digital og analog del i en hel chip hjelp hsim. Men jeg er forvirret med co-simulering. Jeg har prøve eksempelet gitt i hsim manuell, men ikke vellykkede. Noen som har erfaring med co-simulering? Vennligst hjelp meg. Tusen takk! [/Quote] Du kan ikke bruke hsim & Verilog å gjøre det blandede simuleringen samtidig. For systemnivå verifikasjoner, er en metode for å develp de atferdsmessige modell for analog blokken med Verilog kode. Deretter kan du gjøre toppnivå verifikasjonene med Verilog.
 

Welcome to EDABoard.com

Sponsor

Back
Top