Om lavt støynivå OPAMP design!

[colinwang]

Hvis et lavt støynivå differensiell inngang op amp er nødvendig i en krets, hvilke metoder bør jeg bruke og hva bør jeg gjøre når jeg design?Det jeg vet er at bruk PMOS som differensial paret i stedet for NMOs og gjøre den første fasen få så høyt som mulig.Hva ellers?som hvilke topologi skal brukes og så videre?Vi kan bare bruke MOSFET her.
Kan noen være vennligst gi noen råd?
Takk!
Hensyn! [/ B]

 

[acbalbason]

hei!

bruker lite strøm som mulig.prøv 1mA.dette i sin tur øker også gevinsten.gjør du hele oppsettet?noen topologi er fin.layout teknikken kan også bidra til å redusere støy.

- Al

 

[SOLIDSTATE]

Tilsvarende input-henvist støy spenning faktisk skalerer ned med økende gm (høy strøm).Så du faktisk vil at bias strøm av dine innspill paret å være så høyt som mulig.

Du vil sørge for at inndataenheter er de viktigste bidragsyterne støy, så i den forstand, du har rett om høy gevinst i første etappe, men ikke overdesign det.

 

[hung_wai_ming@hotmail.com]

chopper stabilisert op-amp design er en av de beste måtene å garantere lavt støynivå

 

[gte582w]

og bruke lang kanal lengde for å slå ned
1 / f støy.

 

[lladnar23]

For lavfrekvent støy, som betyr 1 / f støy: BJTs vanligvis har bedre ytelse, men hvis du må bruke CMOS, ofte en PMOS inngang fasen er best.Big inndataenheter også bidra til dette.Det er også noen krets teknikker for å håndtere lavfrekvent støy som autozeroing, chopper modulering CDS, etc..
For wideband (termisk) støy var, som nevnt ovenfor, vil du brenne mye strøm for å redusere støy - men du må brenne 4x mer makt til å få en 2x reduksjon i støy ...

 

[xusoso]

hvis du vil redusere 1 / f støy, kan to teknikker vært tenkt på - helikopter og automatisk nullstilling.