Om oppførsel modellering av ADC

V

VINAY_RAO

Guest
I oppførsel modellering av flash ADC, ved å simulere ideen om arkitektur, er det mulig å forutsi den resulterende samplingfrekvens av ADC??.
Vi må inkludere sanntid forsinkelser mens simulere å forutse samplingsfrekvensen for arkitekturen vi valgt?

 
Det ville bare være like god som en gjetning.Mitt forslag er at du prøver en rask utforming av de mest kritiske blokkene og se hva du får.

 

Welcome to EDABoard.com

Sponsor

Back
Top