om submicron kretsdesign

[lhlbluesky]

i submicron circuit design, spesielt i 0.13um eller 90nm prosess, hvilke utfordringer og problemer kan vi står overfor?Hva er effekten av disse utfordringene og problemene? pls hjelpe meg.

 

[prince_123]

Jeg vil anbefale deg å lese R Jcob Baker siste bok "CMOS Circuit Design, layout og simulering"
Second edition
Han har diskutere design utgaver for hypotetiske 50 nm tech node gjennom hele boken.

 

[leehying]

Hei,
I mitt sinn, er det to impotant utfordringer
1.en acurrent og enkel modell for hånd-beregning
2.low power supply
Av Kurset er det mange andre.
Med vennlig hilsen.
ELE

 

[AdvaRes]

Hovedproblemet med disse Process Technologies er lekkasje, electromigration, kapasitans kopling og ledninger lunger.