Om Timequest timing analysator

[trupesh.vasoya]

hvordan du bruker timequest timing analysator verktøyet, kan du noen kan fortelle meg om det, noen enkel metode eller prøve eksempel for det, kan jeg ikke forstå om begrensning brukt i det du hjelpe meg .... Takk

 

[hairo]

Her er det grei tutorial jeg tror kan hjelpe deg: Takk.

 

[trupesh.vasoya]

Takk hairo, dens virkelig nyttig for meg, men min virkelige problemet er i hvilken tilstand vi må sette dette begrense i timequest timing analysator og noen eksempel der montør klarer å passe design på enheten (FPGA), og vi må bruke timequest for settet begrense .. Vent på positiv respons .. Takk,

 

[hairo]

montør klarer å passe design på enheten (FPGA), og vi må bruke timequest for settet begrense

Hvordan er det mulig å bruke midlertidige restriksjoner ved bruk timequest hvis designen ikke passer på en bestemt enhet? Jeg forstår ikke det. Hvis en design ikke får plass på en bestemt FPGA enhet, så vi bare rett og slett bytte til en større FPGA enhet. Takk.

 

[trupesh.vasoya]

ja du helt rett, faktisk jeg ble litt forvirret i dette emnet så ...., endelig jeg vet om timequest timing analysator. Takk for hjelpen.