om VREF og GCLK banker i FPGA

[kil]

hei,

Jeg arbeider på virtex 2 pro fpga Jeg har en grunnleggende tvil

1.Jeg bruker banken 5 for min inngang og utgang.Jeg har vref i bank som ikke er koblet til forsyning (3.3v).mine tvil om jeg skulle koble den til tilførselen spenning.hvis jeg ikke bruker I/O- av enhver bank har jeg koble VREF av at banken til corresponidng Spenning eller jeg kan la som unconnected.
hvis u koble en pin av vref å levere spenning er nok som den andre VREF er internt koblet til hverandre.

2.hva er VCCINT, VCCAUX, VCCO, VREF VIN, VTS i fpga Alle regler som må followd mens du arbeider med dem, og hver bank kan ha forskjellige
VCCAUX forsyning og hver bank kan leveres med ulike GCLK (si bank 5 har GCLK5S og GCLK4P bør ha samme tilbudet GCLK som internt de er koblet til samme GCLK høyre).

hilsen
kil

 

[maksya]

1.Jeg vet ikke hva er det med Virtex2Pro, men alltid VREF pins trengs bare for spennings-refererte IO standarder (for eksempel SSTL).

devices you can leave these pins unconnected (or user-defined) if you use single-ended IO standards (LVTTL, etc...).

For eksempel i Cyclone
enheter kan du la disse pins unconnected (eller brukerdefinerte) hvis du bruker én endte IO standarder (LVTTL, etc. ..).Men i Stratix din må koble VREF til korresponderte forsyning.

2.VCCINT - supply for sentrale kretser av FPGA (alltid IO og kjernen kretser bruke ulike forsyning)

VREF - referanse spenning for spennings-referanse IO supply

For tydelig beskrivelse lest tilhørende dokumenter til xilinx.com