Op Amp innspill offset fjerne metoden

[tia_design]

Hei, folkens, Hvordan reduserer dere gjøre input offset for en høy DC gain (si 120dB) CMOS Op Amp (VDD = 3.3V)? En måte er å innføre en ekstra port parallell til den viktigste havnen, så Kalibrering spenning til denne auxliiary porten. Slik metode er faktisk ikke bra for høy gain Op Amp. Jeg fant Texas Instruments TLC4501 CMOS Op Amp ( http://focus.ti.com/lit/ds/slos221b/slos221b.pdf ) ved hjelp av digitale trimming å komme så lavt som 10 uV innspill offset. Er det noen som har ideen om denne ordningen? eller hvordan kan jeg finne relaterte patenter eller papir? Tusen takk!

 

[Vamsi Mocherla]

Se digital trimming er justering av en enhet parametere etter fabrikasjon. For eksempel i tilfeller av BGRs eller noen kretser som adjutanter eller DAC, vil de trenger litt adjustements til sin motstander, etc for å få en ideell verdi. Vanligvis kan denne trimming programmeres enten ved kobling sikring brennende eller via brytere som kontrolleres av ROMer. Men viktigst av prosessen (FAB) bør støtte det. Ellers er det ingen hensikt. Hvis du ønsker å ha en lav offset, prøv og justere lengden på de aktuelle speil eller ved å øke de områdene av differensial parene. Det er en annen teknikk kalt Chopper stabilisering. Her prøver vi å prøve offset i en fase, og trekke den på forskjellen inngangene på forsterkeren. Jeg håper at dette hjelper .......