Opamp AC karakteristisk for ADC-programmer

[moisiad]

Hei igjen

Jeg har fullført utformingen av et to stegs kastet cascode OPAMP med følgende spesifikasjoner:
Vdd = 1V, Gain = 67db, UGB = 300 MHz, F3db = 100K
Den spesifikke OPAMP vil operere i en ADC med N = 8bits og Fclk = 60MHz

Spørsmålet mitt er følgende:
Ifølge Baker Book "CMOS, Mixed - Signal Circuit Design" pp.339
For at settling tid være mindre enn 1/Fckl, den UGB defineres av ligningen UGB> 0,22 * (N 1) * Fckl.Så i mitt tilfelle UGB = 300 MHz tilfredsstiller dette krav.

Men hva med F3db.Er det noe forhold til settling tidspunktet for OPAMP.Fordi jeg har kjørt noen første simuleringer i transient analyse og OPAMP synes å ha svært store setlling tid ved at ovennevnte ligning er gyldig i mitt tilfelle.

 

[gdhp]

Jeg tror f-3dB kan bestemme BG, så influnce hastigheten

 

[alvays]

Har UGB har forbindelser til den kapasitive laste?

 

[totoro]

enhet frekvensen er nok

 

[extraord]

første polet er generert av møller eller nestede kompensasjon kondensatorer.
de har stor effekt på settling gang i normal tilfellet nestede kompensasjon har
en bedre settling tid.fordi nestede kompensasjon ikke genererer RHZ som gjør gevinst margin større.

 

[Chung-Yuan Chen]

Jeg beklager at jeg tror GBW av forsterker er ikke nok.Jeg tror spesifikasjoner.som følgende:

Få> 60db, UGB> 1200MHz
(under forutsetning av forsterkeren er den typen claas A, Fclk = 60MHz og β = ˝; F-3dB er ikke veldig viktig, det angår, er dens makt få båndbredde.)

 

[sutapanaki]

Hvorfor ikke tenke på det på denne måten - det opamp har en viss ac kjennetegn, men i kretsen av ADC det fungerer i en tilbakemelding konfigurasjon.I dette tilfellet-3dB freq av opamp i seg selv er ikke viktig.Det viktige er at-3dB av lukket sløyfe gevinst.Hvis du bruker opamp som etterfølger, deretter UGBW er svært viktig fordi det vil være-3dB frekvensen til etterfølger.Ditt forsterkeren har til å slå fast om en ADC,
noe som betyr mindre ringer.Det betyr også at du bør ta vare på andre polet, fordi det vil påvirke fase margine og dermed ringetoner for utilstrekkelig PM.Du ikke vil ha svært store PM, nær 90deg, fordi da er treg igjen.Best er om lag 72-76 deg.
En annen ting er å ikke ha pol-null doublets fordi de tregere transientresponsen svar også.
Og endelig, den UGB påvirker slew rate som er viktig når forsterkeren jobber med store signaler.

 

[moisiad]

Takk for dine kommentarer

Chung-Yuan-Chen kan du forklare meg hvordan du har beregnet UGB du foreslår.Fordi jeg kommer i en ganske annerledes resultat etter mine beregninger.

Takk

 

[Chung-Yuan Chen]

Hei, moisiad ~
Time Constant (ζ) = 1/βωt.
For settling innenfor enkelte nøyaktighet, den settling tid trenger blir ca 5ζ innen halvparten av systemklokken (assums at Driftssyklus er 50%).Det er bare min røffe konseptet.

 

[andy2000a]

Hei, moisiad
hvorfor trenger rask OP_Amp?din Opa hjelp for
A / D comparator?i rask A / D som flash ADC bruk
pre-amp dynamisk compartor, ikke bruke "Opa"

gernerally, Opa er veldig treg, og hvis du trenger høyhastighets Opa må bruke "store nåværende" eller stor W / L.

 

[moisiad]

ADC er 1.5b stadium pipelined arkitektur.Jeg tror at en rask Opa er mandatory.The faktum er at i mitt tilfelle (Fclk = 60MHz, T = 16ns) den OPAMP må en settling tid minst 8ns (T / 2).JEG virkelig dont vite dette er gjennomførbart i 1V, eller jeg er ute etter en eksotisk krets.I andre tilfelle jeg blir nødt til å undersøke en annen arkitektur (kanskje Flash ADC)