Oppsett av standard Cell

[Sahil]

hi ....................
kan noen kroppen fortell meg at hvordan kan jeg forbedre området makt og forsinkelse av standard celle som flip flops og latches.og hva ISS i responsebilities standard celle biblioteket utviklingsingeniør.
plz hjelpe meg

 

[vlsi_whiz]

Vel, i en Standard-celle basert design, dimensjonene av standarden cellene er løst.For eksempel, en standard celle inverter har en celle bredde 12λ og en celle høyde 20λ.Du kan ikke overstige disse reglene.Disse er designet slik som måte å redusere området og også forsinkelsen.Siden området er minimert, forsinkelsen også blir redusert på grunn av mindre metall brukes for interconnects.Så området og forsinkelse problemer blir ivaretatt.

For en bestemt teknologi, strømforbruket vil bli kjent.Som du vet, i CMOS ckts, det viktigste strømforbruk er i Dynamic strømforbruk.Men du må også ta hensyn til lekkasje strøm og andre faktorer.

Generelt, standard celle basert design brukes for å redusere området av design og også for design gjenbruk.Det gjør den fysiske utformingen av chip design enklere og også redusert tid til markedet.Videre, ettersom cellen biblioteker er levert av fabrikasjon hus, når en design gjøres ved hjelp av disse bibliotekene, tar det dem mindre tid til å gjennomføre på Silicon og også alle parametere er allerede kjent.

 

[Sahil]

Thnak du veldig mye for svar ....
hva jeg forstår, er at vi kan minimere forsinkelsen ved å minimere området, og strømforbruket ved reducecing Spenning og laste Capacitance.Men det viktigste optimalisering er fortsatt ikke gjort .......... timing plz fortelle meg hvordan kan jeg kontrollere oppsett tid, hold tid, stige tid, fall tid for å møte aktuelle spesifikasjonen i tilfelle latches og fipflops .

thakyou
Hilsen
sahil

 

[tarkyss]

oppsett tid, holder tiden er meningsløst for normal standard celle,
hva du må vurdere er forplantning forsinkelsen output stigning og fall tid, kan du justere m / l av transistorer, krets og redusere interne cap å optimalisere dem.
kan du referere Digital Integrerte kretser A
Design Perspective (Senond Edition)

 

[Sahil]

Hei alle .........
Takk så mye for svaret ........?
Jeg har til å utvikle en standard celle bibliotek og jeg dont hv mye erfaring, så jeg trenger hjelp fra dere.
Anta i hv å lage en utforming av flip-flop celle så hva er det som i 'll hv å huske og hva r det spesielle hensyn.

forventer hjelp fra ur side

hilsen
sahil

 

[jackson_peng]

Oppbevar alltid cellen karakterisering som siste utvei.

Biblioteket leverandøren kan alltid gjøre det bedre enn deg, selv om parameteren er ganske konservativ i tilfelle av prosessen brudd og avkastning.

ved siden av disse figurs er hentet fra mer enn Spice verktøy, men egentlig chip teste resultatet.

 

[Fom]

Sitat:

Oppbevar alltid cellen karakterisering som siste utvei.Biblioteket leverandøren kan alltid gjøre det bedre enn deg, selv om parameteren er ganske konservativ i tilfelle av prosessen brudd og avkastning.

 

[deh_fuhrer]

vlsi_whiz wrote:

Vel, i en Standard-celle basert design, dimensjonene av standarden cellene er løst.
For eksempel, en standard celle inverter har en celle bredde 12λ og en celle høyde 20λ.
Du kan ikke overstige disse reglene.

 

[kumar_eee]

Så langt jeg vet, cellen høyde std.cell Lib er løst & cellen bredde kan variere ..

I Lib selv er det mange varianter.
F.eks:
High Speed
High Density
Høy perfomance sånn.

 

[SRP]

er spørsmålet bare på krets design eller vil du vite det fysiske esign aspekt for ....