K
kiran81077
Guest
Hei, Kan noen forklare hvordan parasittisk forsinkelse beregnet i en domino CMOS krets. Jeg kjenner verdiene for en DOMINO Inverter det er 5 / 6, og for en Statisk CMOS er det en. Også for en 3-inngang NAND gate er det 4 / 3 (Domino Circuit) og 3 (Statisk CMOS). Jeg ønsker å vite hvorfor det er en forskjell i den parasittiske forsinkelsen og hvordan det beregnes. Takk på forhånd. Cheers, Kiran