peak-to-peak verdien av produksjonen i bufferen krets nedgang, hvorfor?

F

flysnows

Guest
i simulere med buffer krets, jeg fant ut at peak-to-peak verdien av produksjonen er lavere enn den input, kan noen fortelle meg grunnen, og dette vil påvirke ytelsen til bufferen?

takk.

 
kan du vennligst legge inn buffer krets ...

en viktigste er resultatet av bufferen vil være lik inngangen bare når gevinsten er 1 og det kan være noen motstand og spenningsfall i kretsen din som kan hindre at dette skjer ....

 
flysnows skrev:

i simulere med buffer krets, jeg fant ut at peak-to-peak verdien av produksjonen er lavere enn den input, kan noen fortelle meg grunnen, og dette vil påvirke ytelsen til bufferen?takk.
 
Er det et tog til tog input / output buffer?
Hvis ikke, er det endelig input / output voltage ranges.

 
kanskje din krets dc punktet har sth.galt når du sender inn-signalet, sjekke transistoren arbeide tilstand.

 
Når u har koblet ur OPAMP i enhet konfigurasjonen som skaper som en buffer og når du putter i forbigående signal for den positive terminalen og kassa signalet på utgangen, enten du skal få utgang swing nesten samme amplitude som input swing eller bare litt mindre.Hvis utgangssignalet er langt mindre enn inngangssignalet, så mest sannsynlig din OPAMP drepte prisen er svært lav, noe som begrenser utgangssignalet amplitude i forhold til inngang.Du kan bekrefte dette ved å injisere et forbigående signal på inngang med en lavere hastighet, la oss si 100 Mbps og se utdataene amplitide.Så hvis du kan se at ur produksjonen amplituden er samme som inngangen sving på lavere hastighet, som bekrefter drepte rate er et problem.Du kan forbedre drepte rate av OPAMP ved incerasing dc biasing nåværende eller redusere belastningen kapasitans.Pls sjekke noen av de analoge design bok om hvordan man kan forbedre drepte rate.

 
flysnows skrev:

i simulere med buffer krets, jeg fant ut at peak-to-peak verdien av produksjonen er lavere enn den input, kan noen fortelle meg grunnen, og dette vil påvirke ytelsen til bufferen?takk.
 
Jeg tror det er to muligheter.

Først din inngang eller utgang ikke er tog til tog.

For det andre er åpne sløyfe får ikke store nok, noe som reduserer lukket sløyfe forsterkning og forårsaker feilen @ utgang.For mer informasjon, kan du gå til følgende nettside.
http://www.maxim-ic.com.cn/appnotes.cfm/an_pk/1094

 

Welcome to EDABoard.com

Sponsor

Back
Top