Pipeline ADC bruker Verilog A modeller i Cadence

[steadymind]

Hei,

Jeg prøver å simulere en 10 bit 80Ms / s rørledningen ADC bruker Verilog A modeller for bytte og forsterker, men når jeg henter output koder og tomten fft jeg får bare rundt 30 dB.Utdataene kodene fine som jeg sjekket dem ved hjelp av en rampe testen, og har ingen mangler koder.

Jeg har prøvd dette på ulike innspill frekvenser og annen prøvetaking frekvenser.
Hver gang jeg får verdier mellom 28 og 30dB.

Kan noen forklare hvorfor dette skjer.

Takk

 

[JoannesPaulus]

Jeg tror du kan ha en "jitter" problem må du angi nøyaktigheten av prøvetaking gang i prøvetaking klokken setningen.

 

[steadymind]

Nope.Jeg prøvde det med ideelle klokke kilder og ved hjelp av en klokke generatoren synes det å være noen effekt på resultatet.

Jeg er enig i at teoretisk jitter kan påvirke din SNR men ikke når jeg bruker ideelle klokke kilder.

 

[JoannesPaulus]

Jeg snakker ikke om klokken kjeldetekst men prøvetaking statement i verilog-kode.Jeg antar du bruker omtrent slik:

analog_begin
@ (Kryss (V (clk)-VTCLK, 1,0), time_tolerance, expr_tolerance)
vout = V (IN);
V (UT) < vout;
slutt

time_tolerance er en konstant uttrykk med en positiv verdi, som er den største tidsintervall som du anser ubetydelig.

expr_tolerance er en konstant uttrykk med en positiv verdi, som er den største forskjellen at du vurderer ubetydelig.Hvis du angir expr_tolerance, både den og time_tolerance må være fornøyd.Hvis du ikke angir expr_tolerance, simulatoren bruker verdien av sin egen reltol parameter.Lagt til etter 58 sekunder:Jeg snakker ikke om klokken kjeldetekst men prøvetaking statement i verilog-en kode for prøven og hold.Jeg antar du bruker omtrent slik:

analog_begin
@ (Kryss (V (clk)-VTCLK, 1,0), time_tolerance, expr_tolerance)
vout = V (IN);
V (UT) < vout;
slutt

time_tolerance er en konstant uttrykk med en positiv verdi, som er den største tidsintervall som du anser ubetydelig.

expr_tolerance er en konstant uttrykk med en positiv verdi, som er den største forskjellen at du vurderer ubetydelig.Hvis du angir expr_tolerance, både den og time_tolerance må være fornøyd.Hvis du ikke angir expr_tolerance, simulatoren bruker verdien av sin egen reltol parameter.