Pipelined ADC

[ronanchang]

Jeg er utformingen av pipelined ADC.Og jeg har et problem.Når jeg kobler analog til digital subconverter (1,5 bit / stadiet) etter SHA har utganger av SHA er riktige, men resultater av subconverters do'nt endre.Er det noe jeg burde ta vare?Den comparator er differensielle pair comparator.Den analoge til digitale subconverter (1,5 bit / scene) er normalt når jeg gir differensielle sinus-bølger.

Jeg beklager, min engelsk is'nt godt.
Takk for dine meninger.

 

[maxwellequ]

Det må være someting galt med comparator eller med referanse spenninger som du søker.Du bør sjekke den interne noder av comparators å se hva som er problemet.

 

[ronanchang]

Strømforsyningen jeg bruker er 1.8V.Så referansen spenning 1.2V og 0.6V for positiv og negativ referanse spenning hhv.Jeg galt for å anvende disse verdiene for spenning?

 

[terryssw]

Hva er ditt signal swing?Hvorfor velge 1.2V og 0.6V som referanse?Er denne referansen for comparator skriving eller full skala?

 

[mbright]

han må ta 1.2v skriving swing.

så analog bakken under 1.8v forsyning er 0.9v,
er 1 / 4 ref er 0,9 0,3 = 1.2v og -1 / 4
jf. 0.9-0,3 = 0.6v

mitt spørsmål er hvorfor u bruke en egen SHA?
Dette shoud kombineres med subtractor-gain2stage,
ikke sant?

myabe u design parallell pipe.så u trenger en SHA å gjøre tidskodet interleaving?

hva er ur comparator topologien?bedre å bruke en smekklås på utgang, ikke differteial pair bare, det er bare det pre-amp stadium av en comparator.

acctualy vi bruke dynamiske klinke kun som comparator, dets utlignet kan compenseated av DEC.(u bruke 1.5bit/stage, så u har DEC)

 

[ronanchang]

I min pipelined ADC, den første fasen er SHA, etter som 1.5bit/stage.The 1.5bit/stage inkluderer analog til digital subconverter og multiplisere-DAC.
Den multiplisere-DAC vil kombinere subtractor-gain2stage.
Den comparator Jeg er differential pair comparator inkludert pre-amp og klinke ved utganger.Ja, jeg vil designe DEC kretser også.

 

[nxing]

kan du legge inn skjematisk av comparator.

 

[devrimaksin]

Hvis du kan legge inn en skjematisk
Kan vi

 

[terryssw]

Jeg tror han bruker 2.4 Vpp differensial swing, siden han har 1,2 V og-1.2V fullskala differensial referanse spenning.Er det mulig å slå på Transistor med så store swing i comparator?Du kan ha problemer i comparator pre-amp.2.4Vpp differensial swing er ganske stor i VDD = 1.2V.Jeg tror at hvis han vil ha 1.2 Vpp differensial swing, som er ganske resonable i så lav spenning tilbudet, så
1 / 4 ref = 0,9 0,6 / 4 = 1,05 og -1 / 4 ref = 0.9-0.6 / 4 = 0,75.Pls korrigere meg hvis jeg tar feil.

 

[yeewong_su]

kan du legge deg CKT.maybe vi kan hjelpe deg

 

[ronanchang]

Den ciucuit Jeg brukte for comparator er i filen.
S / H: Φ1: smaple, Φ2: hold
comparator: Φ2: sammenligne, Φ1: tilbakestille
Men mitt comparator fungerer ikke i øvre faser.Det betyr at den ikke kan sammenligne i Φ2, men sammenligner i Φ1.Actually det ikke bør skje i Φ1.
Jeg galt for disse fasene i disse kretser.
Eller skal jeg legge noen curcuit mellom S / H og comparator??
Takk for at alles mening.
Beklager, men du må logge inn for å vise dette vedlegget

 

[terryssw]

Jeg tror ikke dette er en slags comparator.Egentlig er dette en tradisjonell fold-rundt SC sample-and-hold krets i front-end av pipelined ADC?