PLL jitter

[Chacha]

For en bedre jitter ytelse er det som regel anbefalt å utforme en VCO med dobbel frekvensområdet og dividere med 2 og ta utdataene fra dividere med 2.Hvordan jitter ytelsen er forbedret ved å gjøre det?
Kan noen forklare det?

takk.

 

[guorui]

Jeg har aldri hørt denne metoden kan forbedre jitter ytelsen, er det umulig

 

[Chacha]

noen hvor jeg leste dette som en av teknikkene.
Taking the divider utgang som PLL utgang vil ha en mindre jitter enn å ta VCO utgang som PLL utgang.JEG dont vite grunnen.

Takk.

 

[amarnath]

avhengigheten av produksjonen fase støy er at med økende skillet ratio utgangen fasen støy increases.Its anbefales også å holde VCO får bare så mye som kreves av søknaden siden mer gevinst legger til mer jitter.

 

[ustcjin]

Dividere med 2 kunne få 50% driftssyklus klokke, men kunne ikke forbedre jitter ytelsen

 

[John Miles KE5FX]

Det er litt mer subtil enn det.

Innenfor en gitt teknologi familie, får fase støy på de fleste frekvenser kilder verre etter hvert som du går opp i frekvens.Det finnes unntak (det er ikke vanskelig å finne 100 MHz krystall oscillatorer som er renere enn 10 MHz enere, for eksempel), men ikke mange.

Hva skjer med fase støy som en oscillator frekvens øker?Det er ikke vanskelig å forstå at et gitt antall picoseconds av jitter forårsaket av støy prosesser i et gitt oscillator vil øke fase støy profil av oscillator med 6 dB dersom frekvensen på oscillator er doblet uten å endre noe annet.
the effect of a given amount of time jitter on its input signal, improving the phase noise by 6 dB/octave (20*log10(N), to be exact).

Likeledes vil en som deler redusere
effekten av en gitt tid jitter på sin inngangssignalet, bedre fase støy ved 6 dB / oktav (20 * log10 (N), for å være nøyaktig).

Så hvor er fordelen med publiseringen oscillator / synthesizer på en høyere frekvens og dele det ned?Ikke skillet bare angre effekten av å øke VCO frekvens?Ikke nødvendigvis.Det er mulig å se noen forbedring fordi mens VCO er støy kan bli verre etter hvert som du går opp i frekvens, kan det ikke alltid være like ille som 6 dB / oktav.

Felles Varactor tunede VCOs er et godt eksempel på dette.Den Varactor diode i en VCO har en relativt lav Q, som er dårlig for støy / jitter.Du vil at Varactor bidrag til den totale LC tanken krets kapasitans å være så lav som mulig.Ofte er det Varactor parallelt med en fast kondensator som har mye høyere Q. Så da tuning spenning - og dermed VCO frekvens - går opp, går Varactor kapasitans ned, bli en mindre andel av den totale tuning kapasitans.Dette senker tapene i tanken krets og holder fase støy fra lidelse så mye som du forventer som frekvensen øker.

Fasen lyden av en bredbånds VCO som en Mini-Circuits ROS-2150VW er ikke mye dårligere på 2000 MHz enn det er som 1000 MHz, fordi det er så tungt avhengig av Varactor i oscillator tanken krets.Så hvis du ville ha en 1000 MHz synthesizer, kan du se noen virkelige fordeler fra publiseringen av PLL på 2000 MHz og dele sin endelige resultatet av to.

Selv som convoluted forklaringen utelater mye.

a cleaner VCO available for the original frequency range you're after, if you look hard enough.

Det er nesten alltid
et renere VCO tilgjengelig for den opprinnelige frekvensområdet du etter, hvis du ser hardt nok.Digital skillevegger har egen fase-støynivå, også, som bestemmes av halvledere prosessen.Skillet er støynivå er vanligvis mye bedre enn noen VCO du kommer til å bruke, men hvis du må gå under -150 dBc / Hz du nødt til å bekymre seg for sånt.

Endelig Spurs er en annen god grunn til å kjøre synthesizer på en høyere frekvens, og dele det ned.Diskret FM Spurs bygger på den samme 6 dB / oktav forbedring som fase støy gjør.Tidlig brøk-N synthesizere i high-end HP gear var noen ganger delt med så mye som 1000:1 å utnytte denne effekten.