[PLL] Sammenheng mellom Freq trinn og fase Step svar?

[yolande_yj]

Hei, i PLL design, hva er forholdet mellom frekvensen trinn respons og fase trinn svar? Eller hva er forholdet mellom Freq (ω) og Phase (ω)?Takk

 

[khouly]

frekvensen trinnet er en rampe i fase,
slik fase trinnet er differnitation av frequncy steg "som er rampen i fase"

så å få frequncy steo respose "gjelder et steg" og deretter sette en integrator før PLLkhouly

 

[yolande_yj]

khouly skrev:

frekvensen trinnet er en rampe i fase,

of frequncy step"which is ramp in phase"
slik fase trinnet er differnitation
av frequncy steg "som er rampen i fase"

 

[safwatonline]

gjelder i lineær modell "AC-modellen"

 

[khouly]

hvis u bruke en lineær modell i S domene, bare bruk et skritt kilde, vil dette være fasen trinn

khouly

 

[yolande_yj]

hva med i tiden domene, transient simulering?

 

[Vamsi Mocherla]

Kjære Yolande,

I en PLL, kan du faktisk injisere den fasen steg ved å legge en kilde ved inngangen på VCO i PLL, i serie med sløyfe filteret utgang.Husk at det styrespenning avgjør fase / frekvens

 

[yolande_yj]

Vamsi Mocherla skrev:

Kjære Yolande,I en PLL, kan du faktisk injisere den fasen steg ved å legge en kilde ved inngangen på VCO i PLL, i serie med sløyfe filteret utgang.
Husk at det styrespenning avgjør fase / frekvens

 

[safwatonline]

Jeg har aldri gjort dette før, men u kanskje prøve det,
1 - prøve å gjøre en modell for en kilde som
V = A * sin (w * t phi); kilden få phi som input "Jeg synes det er en enkel verilogA koden»
Deretter legger du bare til et skritt til Phi i / s.

jeg gjorde ikke prøve dette, men det kan fungere.