plz hjelpe meg å løse disse erors i Xilinx-prosjektet

H

hari_lhr

Guest
plz hjelp som sin inntrengende ..jeg finner disse eror når jeg dobbelklikk på "implementere design" tab ............... jeg bruker Xilinx ISE 7.iNgdBuild: 604 - logisk blokk 'SM' med type 'TxStateMachine' kunne ikke bli
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet TxStateMachine 'er ikke støttet
i målretter mot aspartan3 '.
FEIL: NgdBuild: 604 - logisk blokk 'CRCCnt' med type 'CRCCounter' kunne ikke
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet CRCCounter 'er ikke støttet i
målretter mot aspartan3 '.
FEIL: NgdBuild: 604 - logisk blokk 'RA' med type 'RegArray' kunne ikke
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet RegArray 'er ikke støttet i
målretter mot aspartan3 '.
FEIL: NgdBuild: 604 - logisk blokk 'DM' med type 'DataMux' kunne ikke
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet DataMux 'er ikke støttet i
målretter mot aspartan3 '.
FEIL: NgdBuild: 604 - logisk blokk 'CRC51' med type 'CRC5' kunne ikke
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet CRC5 'støttes ikke i mål
'aspartan3'.
FEIL: NgdBuild: 604 - logisk blokk 'CRC161' med type 'CRC16' kunne ikke
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet CRC16 'støttes ikke i mål
'aspartan3'.
FEIL: NgdBuild: 604 - logisk blokk 'DLC1' med type 'DLC' kunne ikke være løst.
En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil, eller
feilstaving av en type navn.Symbolet DLC 'støttes ikke i mål
'aspartan3'.
FEIL: NgdBuild: 604 - logisk blokk "FI" med type 'fifo_32_32' kunne ikke
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet fifo_32_32 'er ikke støttet i
målretter mot aspartan3 '.
FEIL: NgdBuild: 604 - logisk blokk 'Bybi' med type 'BytetoBit' kunne ikke
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet BytetoBit 'er ikke støttet i
målretter mot aspartan3 '.
FEIL: NgdBuild: 604 - logisk blokk 'DWB' med type 'dwtobyte' kunne ikke bli
løst.En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil,
eller feilstaving av en type navn.Symbolet dwtobyte 'er ikke støttet i
målretter mot aspartan3 '.
FEIL: NgdBuild: 604 - logisk blokk 'NRZ' med type 'NRZI "kunne ikke løses.
En nål navn feilstaving kan forårsake dette, en manglende Edif eller NGC fil, eller
feilstaving av en type navn.Symbolet NRZI 'støttes ikke i mål
'aspartan3'.

NGDBUILD Design Results Summary:
Antall feil: 11
Antall advarsler: 0En eller flere feil ble funnet under NGDBUILD.Ingen NGD filen vil bli skrevet.

Skrive NGDBUILD loggfil "txtopmodule.bld" ...
FEIL: NGDBUILD mislyktes
Process "Oversett" ikke fullført.

 
Første gang rent prosjektet.
hvis ikke løst sjekk pin oppdrag og pakke

 
Hei,

Hovedgrunnen til denne feilen er at prosjektet mangler Edif filer.Under syntese har syntese verktøyet trolig opprettet black_boxs for noen av modulene.Nå under gjennomføringen verktøyet trenger all den EDIFs av modulene som ble opprettet svarte bokser.Hva du trenger å gjøre er å gå gjennom syntese rapporten og se hvilke moduler ble opprettet svarte bokser og hvorfor.kan du sannsynligvis å se på RTL for å finne ut hvorfor svarte boksene ble opprettet.

Jeg håper dette hjelper.

Hilsen.

 
jeg er ny på Xilinx så plz fortelle meg hvor å finne hvorfor en svart boks er skapt og hvordan du kan få Edif

 
Hei,

Hvilke syntese verktøyet bruker du?Har du skrevet RTL selv?

Hvis du bruker Synplify, bare søke "ubundet" eller "svart" søkeord i syntesis loggfilen.Les advarslene har disse søkeordene.Det vil gi deg en ide.

Hilsen.

 
Aastik skrev:

Hei,Hvilke syntese verktøyet bruker du?
Har du skrevet RTL selv?Hvis du bruker Synplify, bare søke "ubundet" eller "svart" søkeord i syntesis loggfilen.
Les advarslene har disse søkeordene.
Det vil gi deg en ide.Hilsen.
 
Please do it.

Jeg vil prøve å ta en titt på den.

Hilsen.

 
Aastik skrev:

Please do it.Jeg vil prøve å ta en titt på den.Hilsen.
 
Hari,

Koden som du har gitt er ikke fullført i den forstand at det er ingen definisjoner for alle komponentene erklært.

På en enklere måte, bør du ha RTL-kode for alle komponenter brukt.For eksempel bruker du "RegArray" bør "DataMux" osv. Prosjektet har også RTL etter RegArray "," DataMux "osv.

Jeg håper du forstod hva jeg prøvde å si.

 
Aastik skrev:

Hari,Koden som du har gitt er ikke fullført i den forstand at det er ingen definisjoner for alle komponentene erklært.På en enklere måte, bør du ha RTL-kode for alle komponenter brukt.
For eksempel bruker du "RegArray" bør "DataMux" osv. Prosjektet har også RTL etter RegArray "," DataMux "osv.Jeg håper du forstod hva jeg prøvde å si.
 
Aastik skrev:

Hari,Koden som du har gitt er ikke fullført i den forstand at det er ingen definisjoner for alle komponentene erklært.På en enklere måte, bør du ha RTL-kode for alle komponenter brukt.
For eksempel bruker du "RegArray" bør "DataMux" osv. Prosjektet har også RTL etter RegArray "," DataMux "osv.Jeg håper du forstod hva jeg prøvde å si.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top