Problem med å merke veksling aktivitet!

[Arik]

Hei,

Jeg prøver å gjøre gate nivå makt analyse med Synopsys' Power Compiler.Jeg gjør det nøyaktig som angitt i Power Compiler brukerhåndbok.Etter få tilbake SAIF fil fra gate-nivå simulering og kompilering design med DC, jeg bruke følgende kommandoer:

Code:

reset_switching_activity

read_saif backwrd_saif_file [/ i] instance_name [/ i]

report_power

 

[eda_wiz]

command doesn't annotate the all ports/nets/pins in the hierarchy ie in the lower levels of design hierarchy still remaining objects not been annotated.

Problemet er at read_saif
kommandoen ikke merke alle porter / garn / pinner i hierarkiet
dvs. i de lavere nivåene av design hierarki fortsatt gjenstår dokument ikke er merket.

Sitat:MERK: bakover SAIF filen jeg får fra gate-nivå simulering inneholder bytter aktivitet for de mest topp design

 

[Arik]

Hi whizkid,Jeg brukte den frem SAIF fil for simulering som dirigerer simulator overvåke porter / garn / pins kreves for strøm estimering.Er det ikke nok eller jeg trenger å gjøre noe annet??

 

[eda_wiz]

Er u generere SAIF fil fra Netlist simulering?

 

[Arik]

Jepp!Jeg genererer SAIF fil fra gate nivå simulering.Så jeg gir den til Power Compiler via read_saif kommandoen.Poenget er at report_saif kommandoen viser ikke 100% merknadsfiler for alle sub_designs i mitt design hierarki!Kanskje det
er normalt, jeg vet ikke, men jeg
vil gjerne vite det nøyaktig!Jeg
har lest i Power Compiler's brukerveiledning som SAIF fil generert fra gate nivå simulering gjør merknadsfiler av alle nett for hele design.Men jeg har fortsatt noen garn ikke kommenterte i mitt design hierarkiet.Dessuten har jeg fått PWR-36, PWR-37 advarsler!Kan jeg ignorere disse advarslene eller jeg trenger å fjerne dem???

takk for svar !!!!!

 

[eda_wiz]

Arik wrote:

Poenget er at report_saif kommandoen viser ikke 100% merknadsfiler for alle sub_designs i mitt design hierarki!
Kanskje det er normalt,

 

[Arik]

Jeg ønsker ikke å bruke VCD flyte stedet Jeg bruker den PLI grensesnitt som har all kommando satt for å fange den veksleknappen info.

$ read_lib_saif ()
$ set_toggle_region ()
$ toggle_start ()
$ toggle_stop ()
$ toggle_report ()
.....

Verktøyene jeg bruker:

Simulator - Synopsys VCS
for Synthesis - Synopsys DC, Power Compiler

 

[amitdua]

Cadence NCSim simulator er i stand til å dumpe bakover SAIF innebygd!
Det er også leser videre SAIF fil.støtte for både gate og RTL.
Jeg er ikke sikker på om noen andre simulator har denne funksjonen (inkludert VCS).
Native støtte er svært velkommen som mye raskere enn PLI stuff
med andre simulator!

Dette native support er lagt til NCSim i IUS5.5 slipper gjennom TCL kommando "dumpsaif"

rgds
-Amit.

 

[computerstudent]

Hei til alle og hyggelig å bli medlem her
Jeg serchning programvaren til Synopsys Power Compiler og gjorde n't finne det Linkspartei å laste ned ennå
Jeg neet det og det er viktig for meg
hvis noen vet hvor jeg kan laste det ned, kan veilede og hjelpe meg
thanx mye

hvis noen kan hjelpe meg
Ta kontakt med denne e-mail: semiticboy (at) walla.com
<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørsmål" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørsmål" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørsmål" border="0" />