Problem om ISE

K

kjtom

Guest
Jeg traff en fremmed problem.
Jeg kompilere (systhesis, sted og rute) ved ISE i ett coumputer.
Og last ned resualt i FPGA.Det fungerer riktig.
Men, jeg kompilere samme kildekoden i en annen datamaskin.
Og laste ned resualt i FPGA.Det fungerer slik de skal.

Noen møter denne tilstanden?

 
Hei,
Jeg har encoutered slike problemer med ISE programvare.
Er ISE versjonene nøyaktig den samme?Hvis ikke forsøker å bruke
for både PC-versjonen hvilke programmer de FPGA riktig ...
Noen ganger bare en ISE oppdateringen gjør forskjellen ...

pmat

 
dette er, hvorfor du ikke skal bruke noe GUI for å arbeide med et prosjekt som du ønsker å bruke på en annen pc et annet sted senere-on.Bruk scripting i stedet (en programvareutviklere gjør også).Ved hjelp av en GUI gjør det veldig vanskelig å re-produsere alle de innstillingene du brukte @ det opprinnelige PC.

Hvis du "problem": forskjellene mellom GUI-innstillingen definitivt vil resultere i en annen implementering - men ...

Hvis utformingen er functionall riktig, oppfyller alle begrensninger timing, timing-begrensningene er "komplett" ikke (glem I / O-timing!) Og du descibed alle klokke-domene-kryssinger riktig, så din design 'bør' arbeide selvstendig fra maskinen du brukte.(erfaring fra mer enn 5 år med ISE).
Når vi hadde problemer som det du beskriver, en av betingelsene ovenfor var krenket.

(Det er selvfølelig mye enklere å skylde på verktøyet)

 
Hei, pmat.
Takk for hjelpen.
Jeg gjør at ISE versjonen er den samme i de to datamaskinen.(versjonen 8.2i, programmet versjon I.31).Lagt etter 10 minutter:Hei, JFrensch.
Takk for hjelpen.
Jeg er enig med deg "Det er selvfølelig mye enklere å skylde på verktøyet", spesielt kildekoden er de samme.

Jeg sjekke advarsler i hvert trinn (ingen feilmelding).Jeg finner ikke forskjellen.

Kan du gi meg litt informasjon om scripting flyt for ISE?
Jeg vil prøve det.

 
Hei kjtom,

tror, skal du i feil retning og scipting på det selv ikke vil sannsynligvis løse problemet!
Gang, ser vi at disse problemene også - men i 90% av alle tilfeller det rot årsak er
a) manglende begrensninger
b) galt begrensninger (=> kontrollere timing-rapporten etter PAR)
c) falsk klokke-domene krysset

Scripting er gjort for «reproducability" i sin alminnelighet, men i motsetning vil løse et problem som din

Lykke til
Jochen

 

Welcome to EDABoard.com

Sponsor

Back
Top