B
bdatta
Guest
Hei Jeg bruker 45nm IBM-SOI verktøykasse fra MOSIS for min tilpassede design med Cadence virtuos. Akkurat nå er jeg jobber med oppsett av design min. Jeg bruker Calibre verktøy-suite for DRC / LVS / utvinning. For en enkel omformer men mitt design er DRC rent når jeg prøver å kjøre en LVS Jeg synes at verktøyet ikke tar seg opp portene i oppsettet. Dette etter at jeg hadde generert alt (pcells & IO pins) ved hjelp av "genererer fra kilde alternativet i LayoutXL og koble dem forsiktig som per netto tilkoblinger indikert av verktøyet-selv (layoutXL høydepunkter ufullstendig garn som alle er klar). Jeg prøvde å endre pin-navn, men det doesnt ha noen effekt. Jeg mangler noen trinn? Jeg velger layout vs netlist alternativ for LVS (det som standard). Eventuelle forslag vil bli verdsatt. Thanks Basab