QDR II SRAM

M

maxascent

Guest
Hei

Jeg har sett på ved hjelp av QDR II-minne med en FPGA.Mitt spørsmål gjelder adressen pinnene.Datablad for dette minnet ikke tall adressen pinnene.Kanskje jeg savner noe opplagt, men hvordan vet du skulle koble hver pinne?

Skål

J

 
Hvilken del er det du henviser til.Den datablad for alle minnebrikker vil ha full pin konfigurasjon og som inkluderer adresse pinnene i tilfelle QDRII.

 
For noen RAM-brikker, spiller det ingen rolle om du omorganisere adressen pinnene.Noen bryr seg ikke om du omorganisere dataene pinnene.Du vil ganske enkelt få tilgang til det interne minnet cellene i en annen rekkefølge, men det vil ikke påvirke prosjektet.

kishore2k4, her er et eksempel på unummererte adresse pins:
http://www.idt.com/products/getDoc.cfm?docID=6186388

 
echo47 skrev:

For noen RAM-brikker, spiller det ingen rolle om du omorganisere adressen pinnene.
Noen bryr seg ikke om du omorganisere dataene pinnene.
Du vil ganske enkelt få tilgang til det interne minnet cellene i en annen rekkefølge, men det vil ikke påvirke prosjektet.kishore2k4, her er et eksempel på unummererte adresse pins:

http://www.idt.com/products/getDoc.cfm?docID=6186388
 

Welcome to EDABoard.com

Sponsor

Back
Top