ram design med Verilog koding

[siva_7517]

Hei,

Jeg må bruke ram i min ASIC design.For øyeblikket bruker jeg en Verilog koding for å utvikle design.Jeg trenger litt veiledning om hvordan koden en Verilog koding for å instantiate wit ram.La oss si at jeg har 4 innganger for å lagre i ram min synkront, hvordan kan jeg gjøre dette i Verilog koding.

takk på forhånd
Siva

 

[sree205]

http://www.asic-world.com/examples/verilog/memories.html

håper dette hjelper.

men, hvis ur skal bruke RAM dyrke GDSII scenen, kan u trenger et minne kompilator fra leverandøren, som også vil gi u med netlist for det.