rart postsimulation resultater

L

lhlbluesky

Guest
Jeg bruker kaliber PEX for min layout postsimulation, men jeg finner et merkelig problem.

for sub-blokk A og sub-blokk B, når jeg trekke ut separate PEX calibreview for A og B, og simualte, resultatene er veldig dårlig, oppløsning fra 10bit (presimulation) til 6BIT (postsimultion) eller mindre, mens etter i foreta en subcircuit med A og B (for eksempel: kalt C, C består av to sub-blokk calibreview A og B) og simulere, resultatene forbedre mye, oppløsning fra 10bit (presimulation) til 8bit (postsimultion) eller så, hvorfor?hva er årsaken?

hvis jeg vil se en sub-blokk ytelse (for eksempel: A) ved postsimulation, så hva skal jeg gjøre?hvis jeg bruker calibreview av A og andre sub-blokker med skjematisk i presimulation (uten parasitics), og deretter kjøre simulering med config testbench er postsimulation resultatet pålitelige?eller andre måter tilgjengelig?

Dessuten, hvis jeg bruker noen sub-blokker "calibreview og de andre blokkene 'skjematiske visningen i presimulation, og kjøre simulering for min hele kretsen, så resultatene pålitelige?

slutt, hvordan optimalisere oppsettet for bedre krets ytelse?hvor å fastsette den viktigste påvirker ledninger og garn i utformingen?

pls hjelpe meg, takk på forhånd.

 
Jeg antar du på om post-oppsett simulering, og pre-layout simulering.

Jeg måtte se skjematisk, layout og simulering filer osv. før jeg kan kommentere årsakene til dårlig ytelse.

Bør imidlertid innlegget ditt oppsett simulering være mer nøyaktig av de to.

For å forbedre ytelsen, følger god layout retningslinjer, prøve og separate analoge og digitale blokker / forbinder så mye som mulig.Se på utdraget parasitics, og prøve å minimere kapasitans og motstand spor, bruk vanlig Tyngdepunktet oppsett.
Utfører også støy simuleringer for å finne dårlige resultater blokker, endre transistor dimensjonering etc. for å hindre etc.

 
men for en kort ledning i oppsettet, det er mange av parasittiske motstanden og cpacitor, og jeg kan ikke identifisere dem, og vet ikke hvordan å minimere dem, er det noen metode?
dessuten, som du sier, utføre støy simuleringer for å finne dårlige resultater blokker, men hvordan du gjør dette?
hvordan støy simuleringer for krets min?og forbigående støy eller frekvens støy?og hvordan å finne dårlige resultater blokker i henhold til støy simuleringer?pls hjelpe meg igjen.takk.

 
Jeg tror det er opp til hva slags krets, kanskje de belastninger er forskjellige, og da er resultatene annerledes

 
også det samme spørsmålet: hvordan optimalisere oppsettet for bedre krets ytelse og lavere parasittisk effekt?og hva slags parasitics er den viktigste faktoren for å påvirke krets ytelse degration, og hvordan finne dem?

 

Welcome to EDABoard.com

Sponsor

Back
Top