H
hacksgen
Guest
Hei alle,
Jeg vil gjerne vite om det er noen måte å undertrykke parasitic capacitances i mim caps.Teknologien brukes i en UMC 0.18um imager teknologi som har 4 metal lag og mim cap er mellom M3 og M4 lag.Jeg designer en belastning videredistribusjon sar ADC for 12 bits oppløsning, og jeg tror det parasitic kan spille en betydelig rolle i denne utformingen.Noen forslag til hvordan du kan redusere parasitic capcitance for en gitt enhet kondensatoren C.
Takk
Jeg vil gjerne vite om det er noen måte å undertrykke parasitic capacitances i mim caps.Teknologien brukes i en UMC 0.18um imager teknologi som har 4 metal lag og mim cap er mellom M3 og M4 lag.Jeg designer en belastning videredistribusjon sar ADC for 12 bits oppløsning, og jeg tror det parasitic kan spille en betydelig rolle i denne utformingen.Noen forslag til hvordan du kan redusere parasitic capcitance for en gitt enhet kondensatoren C.
Takk