Resincronization problem

[mmarco76]

Hei alle.
Jeg tenker resinchronize noen signal om en langsom tid domene i et høyere.

I detalj i et prosjekt jeg har 2 FIFO skrevet og readed med 3 forskjellige klokke (første er skrevet med bildeserie på 27MHz og lese med en 0.5MHz, wheraes den andre er skrevet med 0.5MHz og lese med 5MHz mer eller mindre ).

Ikke noe problem å gjøre det, men for oppdager noen feil i strømmen jeg trenger å lese fifo_empty og fifo_full i alt dette FIFO med 27MHz.

Jeg tenkte på å gjøre det på denne måten:

fifo_signal_clk.clk <= ikke fifo_signal.clk;
fifo_signal_nclk <= fifo_signal;

fifo_signal_1_rclk.clk <= 27MHz;
fifo_signal_2_rclk.clk <= 27MHz;
fifo_signal_3_rclk.clk <= 27MHz;
fifo_signal_1_rclk <= fifo_signal_nclk;
fifo_signal_2_rclk <= fifo_signal_1_rclk;
fifo_signal_3_rclk <= fifo_signal_2_rclk;

control.clk <= 27MHz;
control <= fifo_signal_1_rclk XNOR fifo_signal_2_rclk;

fifo_usable_signal.clk <= 27MHz;
fifo_usable_signal.ena <= kontroll;
fifo_usable_signal <= fifo_signal_3_rclk;Hva tror du?
Kan være en måte?For mye logikk bortkastet?