resistor trimming i spenning referanse

[liuyonggen_1]

1: kan noen vise meg hva variant for verste fall handler om produksjon av spenning referanse uten motstand trimming?Det er generelt hvor om temperaturen coefficiency av spenningens referanse uten trimming?

2: Hvis du bruker trimming, ikke transistoren også trenger trimming teknologi?

3: hvor mange typer trimming teknikker for motstand ofte blir brukt i praksis?

Thanks a lot!

 

[renwl]

3:
metal sikring
laser trim
OTP

 

[gafsos]

ja renwl,
U kan bruke en polufuse eller OTP memeory som en antifuse, kan jeg hjelpe u hvis u vil i dette feltet,
Jeg er ekspert i Antifuse minne
SALAM

 

[haoshs]

Hei, gafsos
Kan du forklare OTP minnet som en antifuse for detaljer, please?
eller råde meg med noen referanse.
THX!

 

[liuyonggen_1]

vet noen hvor om kostnaden for laser trimming?

does enhver spenning referanse trenger motstand trimming teknologi?

 

[elbadry]

Trimming vil avhenge av graden av nøyaktighet du trenger for bandgap tvers PVT varianter

Du trenger vanligvis å kjøre hjørner og se de verst tenkelige varianter.En annen viktig faktor som kan være oversett er offset spenning.Offsets kan sterkt påvirke bandgap verdi.Du må ha et anslag for offset-spenning og høyde for at i din PVT simuleringer (Virkningen av offset kan være mer alvorlig enn den PVT variasjoner)

Angående transistor trimming, ville du ikke trenger det.Den bandgap verdien bestemmes bare av motstand verdier og bipolar transistor området forholdstall.Forutsatt at du har gode matchende i layouten, jeg tror det er vanligvis ikke behov for slikt trimming

 

[okguy]

renwl skrev:

3:

metal sikring

laser trim

OTP

 

[gafsos]

Hei, haoshsDen foreslåtte datalager på grunnlag av Complementary Metal-Oxide Semiconductor (CMOS)-teknologien består av en kondensator (C) forbundet i serie med en asymmetrisk programmering transistor (T) har det renne en region som er svakt dopet og større tykkelse enn den kilde (r).Serien tilkobling av kondensator (C) og transistor (T) er mellom polene på en type spenning, den positive spenningen terminalen (13) og bakken.Porten (g) av transistor (T) er koblet til en inngang av utvalget signal, og kondensator (C) med terminaler (1,2) er koblet mellom positiv spenning terminalen (13) og renne av transistoren.Den første elektrode (2) av kondensator (C) er konstituert av avløpet regionen.The kondensator (C) er dannet i et oxide lag konstituere gate av transistorer.Den andre elektroden (1) av kondensator (C) er koblet til den positive spenningen terminalen å motta i lesing eller dekode et relativt lavt potensiale (VDD), og i programmering et relativt høyt potensiale (Vprog).The transistor (T) og kondensator (C) er dimensjonert slik at i løpet av et programmeringsspråk syklus og for en ikke-valgt celle, forblir spenningen på kondensatoren under sammenbrudd spenning, da strømmer i kondensatoren og transistor er i balanse.The transistor (T) er dimensjonert for å begrense strømmen i den valgte cellen, som lar sammenbrudd i oxide laget konstituere kondensator (C).Produksjonsprosessen for datalager av anti smeltemetallegeringer type ansettelse av CMOS-teknologien består i dannelsen av regioner i renne av asymmetriske transistorer med p-type konduktivitet kanaler, og samtidig en brønn for mottak av MOS-transistorer med n-type konduktivitet kanaler.I en legemliggjøring av datalager i en arkitektur med en scene for differensiell lesing, består krets to foreslåtte minne celler koblet med to NMOs transistorer på samme lesing forsterker, som består av to omformere i antiparallelt forbindelse og to output vekselrettere.

Salam
Beklager, men du må logge inn for å vise dette vedlegget