RTL optimaliseringstipsene

E

elec_student

Guest
Hei,
Jeg møter noen slakk problem mens syntesen av RTL min.Jeg prøvde å optimalisere men ikke for mye effekt.Kan noen fortelle hvor jeg kan få litt innsikt i ulike optimalisering teknikker for forbedring forsinkelse i combinational blokker.

Takk
elec

 
break ur større combo blokkene ved å innføre rørledninger.
Merk at dette vil øke ur produksjonen ventetid.

 
1.Se etter om-elsif-elsif type utsagn: de er en oppskrift på un-nødvendig forsinkelser
2.Sida «nestet hvis (r): nytt oppskrift av un-nødvendige forsinkelser:
I begge de ovennevnte tilfellene må du sørge for at disse konstruksjonene ikke er tilsiktet å iverksette en prioritert plan, og erstatte dem med saken uttalelser
3.Sida «statlige registre: kode dem en varm
4.Sida «for-exit looper: de igjen innføre un-tilsiktet prioritet ordninger
5.Prøv å flytte logikk før / etter registrene i den kritiske stien.
6.Og selvfølgelig som foreslått, kan pipelining bli innført, hvis ingenting fungerer.
Håper det hjelper,
Kr,
Avi
http://www.vlsiip.com

 
Jeg hadde problem med meg 14bit huggorm også.

Kan dere hjelpe?Takk.

 

Welcome to EDABoard.com

Sponsor

Back
Top