SDRAM-kontroller

[aswin123]

hei,

Jeg arbeider med verifisering av SDRAM kontrolleren.

Jeg har ikke godt materiale.

kanne enhver sende spesifikasjon dokumenter eller bekreftelseskode hvis tilgjengelig.

og også foreslå meg hvordan å bygge bekreftelse miljø.

takk.

 

[pintuinvlsi]

Verification Environment vil avhenge HVL du bruker for verifikasjon
I noen bekreftelse miljø krever at du generator, sender, mottaker og data kontrolløren.Du må inkludere disse elementene i verifikasjon miljø.Også må du ta med deg designe og minne modell.Gjennomføringen avhenger HVL brukes og spesifisering av kontrolleren blir testet.

Håper dette vil hjelpe,

Hilsen

 

[aswin123]

hei,

takk for ur svar angående SDRAM kontrolleren.

Jeg har litt mer i tvil?

kanne u forklare i systemverilog verifikasjon punkt u /

hva er grensesnittet i SDRAM /

og hvordan man skal samhandle med omgivelsene.

 

[vishalvartak]

U kan lese boken på AVM kokebok.Dens fritt tilgjengelig på Mentor Grafisk område sammen med eksempelkode i SystemVerilog og SystemC
U vil kreve å gjennomføre Stimulus_generator, Driver, Monitor, Dekning Collector og resultattavle.Eksempelkoden å implementere disse i System Verilog er tilgjengelige i boken

 

[sekapr]

check in opencores.org