Self-check Testbench Learning

[davyzhu]

Hei alle,

Jeg er en ny algoritme HDL designer (hovedsakelig bekymring DSP-algoritme HDL innser).
Og jeg er nytt for self-check testbench.Jeg har fått en bok som heter "Writing Testbench", men det synes i hovedsak om protokollen og buss HDL.

Er det noen andre ressurser å lære testbench ferdigheter?

BTW, jeg bruker Verilog.

Eventuelle forslag vil bli verdsatt!
Med vennlig hilsen,
Davy

 

[calm]

du kan bruke den lib av mem av designverktøy.
akkurat som sysnopsys IP lib.

 

[jjww110]

Jeg foreslår at du kan referere til boken heter skrive testbench.you skal huske det viktigste er ideen ikke gjennomføre!

 

[niuniu]

hvis algorthm modulen er skrevet i C / C , kan du vurdere å bruke systemc og cosimulate med RTL-kode for å gjøre selv sjekke.bare se dokumentet i simulator din.

Selvsjekk er bare en metode, ser fancy og profesjonelle.men noen ganger, enkel fil sammenligningen er nok.avhengig av hvor mye arbeid du ønsker å sette på.