Sett motstand ved foten av BJT av BANDGAP krets

T

twolevel2002

Guest
Hi All:

Jeg har et spørsmål ...

I en bandgap krets, hvis putte 2 motstander (RB1, RB2) ved basen for de 2 BJTs, hvilke fordeler kan kretsen få?

Thanks a lot.

 
etter min mening,
i CMOS er grunnlaget for vertikale BJT alltid er koblet til GND, hvis u legge motstander å basere noder, vil ur PTAT gjeldende ikke ΔVeb / R, vil det inneholde noen andre begreper som ikke er relatert til KT / Q.så u vil møte flere problemer enn få fordeler.

 
Men ...
noen karer revrse noen ICs og finne det.
Det må være en hensikt.

 
kan u legge inn CKT.
Jeg er interessant om dette.
Jeg har lest noen dokumenter om bandgap, og så aldri en slik konfigurasjon.
Allikevel, som ur ord, "Det må være en hensikt"!
Det er imidlertid motstander kobles til emitter både BJTs, for å få en bandgap spenning <1.25V.Jeg lurer på at hvis disse motstandene er hva u nevnt om.

 
Jeg så en artikkel som kan svare ur spørsmålet,
og hele doc er i

http://www.edaboard.com/viewtopic.php?t=112642&highlight=bandgap
Beklager, men du må logge inn for å vise dette vedlegget

 
Alle:

Jeg opp kretsen som den vedlagte filen.

Jeg er glad for å dele ideen.
Beklager, men du må logge inn for å vise dette vedlegget

 
De BJT's er felles base.Den induktans i bakken stier gjør dem succeptable til oscillation.Du setter en motstand på basen for å forhindre eventuelle svingninger.

 
Men hvorfor ikke sette bare ett motstand fra base til bakken?

Det satt to base motstander ...

 
Jeg tror at de to motstander brukes til å kompensere kurven.Siden de to NPN base motstand er annerledes (N: 1), som gjør den sanne deltaet (Vbe) er ikke (KT / q) * lnN, men (KT / q) * lnN deltaet (RB) * (Ie / B ), så legg dette to motstandene kompensere deltaet (RB).

 
Hvis du legger bare 1 motstand til bakken så vanlig Poenget er ikke bakken, men en spenning som er en funksjon av basen strømninger.Dette forringer bandgap spenning.Hvis du bruker de enkelte motstandene så de kan være modellert som emitter motstander skaleres av Beta.Dette offsets eksisterende motstandene litt, men forholdet forblir det samme, fordi Beta kamp mellom de to transistorene skal være ganske god, og basen motstandene skal skaleres på samme måte som emitter motstander.

I tillegg vil enkelte base motstander drepe en transistor-transistor oscilaltion banen, ikke bare et bakken bane.

Såvidt argumentet om at disse motstandene brukes til å løse eventuelle eksisterende base motstand, dette er lite sannsynlig siden basen motstandene skal bli skalert av transistoren forholdet størrelse, og kan tas ut fra emitter motstander i stedet.Videre varierer base motstand vilt over prosessen og er for vanskelig å kompensere.

Greg

 
Jeg tror ikke motstanden brukes for å unngå oscillasjon grunn av støy.
i bandgap design, hvis u hadde sjekket løkken egenskaper, og lage negative tilbakemeldinger gevinst> positive tilbakemeldinger få med noen kompensasjon slik at u fikk nok fase margin, så er det ingen måte å gjøre det svinge evev om parasitice caps lasting eller termisk støy.
Dessuten, i CMOS den bandgap kjernen bruker bare litt strøm, så det er ikke slik ldi / dt støy som kommer fra induktans som nevnt i gszczesz innlegg, og det er ingen bytter i bandgap kjernen, så induktans i bakken banen er bare en kort wire ikke en spole (impedans = JWL = 0, føre w = 0).
Videre, hvis u legge til en AC-Nøis ved foten av enten BJT, bryte løkke og sjekk frekvensrespons på avkastningen ponit vil u se en negativ tilbakemelding respons (dvs. støy avkastningen blir mindre enn den forrige).

 
1) Det er ikke støy fra inductors at du er bekymret.Induktans i felles base produserer en fase endring som forringer fase margin.Som frekvensen øker, øker induktans impedansen ved basen tillater en innsette signal å forplante seg gjennom basen og få forsterket.Med andre ord, fører det gevinst å øke med en frekvens for kombinert i signaler.

2) Hvis du gjør en skikkelig Tyngdepunktet layout for BJT er, vil du få tilstrekkelig lange induktive stier i basen til å rettferdiggjøre oppmerksomhet.

3) Bandgaps i støy miljøer (dvs. kostnader pumper, etc. ..) hvor bakken støy er et problem kan ha nytte av base motstand.

4) De ulike motstander og BJT størrelser vil føre til ulike substrat kopling samt gevinst roll-off fra den positive / negative baner.Selv om du design for de negative banen for å være dominerende, kan de to banene ikke rulle av på samme tid, og ytterligere kompensasjon kan være nødvendig.

5) Selv om systemet er stabilt, fase / gevinst margin du har kanskje ikke tilstrekkelig til å produsere tilstrekkelig dempe som svar på en impuls.I støyende systemer kan bandgap trenger ytterligere demping for å gi tilstrekkelig ro utgangsspenning (med andre ord gode avslag til støy).

Greg

 
1.det er ikke det samme som felles-base forsterker u oppgitt, gjelder VCB = 0 i det opprinnelige designet.og selv om VCB <> 0, det er svært liten.og kollektoren er koblet til GND.det er en PNP BJT og VCB = 0, kan jeg ikke se noen gevinst fra base til emitter.det er bare et nivå skiftende dersom støy injisere fra bunnen av BJT.så det er ingen phase shift fra base til emitter, bør det være i fase.
2.Jeg lurer på hvor stor induktans u får i bunnen av BJT?nano Henry?eller pico Henrry?Som jeg vet, bonding wire som er mye større enn noe metall i IC er ony rundt 5nH avhengig av lengden på ledningen.og dessuten er bandgap kjernen tilsvarer en LPF og cutoff frekvensen er alltid <0,1 MHz, for å dempe høy frekv.lyder.
3.hvis GND støy er viktig, bør enn lav impedans banen, dvs. fra GND til kollektoren til emitter kan ta mer vare enn base.fordi den nåværende er større enn base gjeldende.og disse to pathes er parallelle og kortsluttet i emitter, slik at tilsvarende impedansen fra GND til emitter er dominere fra kollektor til emitter.og fordi VCB ≈ 0, er BJT i metning regionen, slik at den tilsvarer ro er virkelig liten.så u fikk en dårlig PSRR-.forårsake PSRR-er relatert til Vs * (Rload) / (Rload Rs), hvis ur Rs er liten, kan u ikke få en god PSRR-.
4.kompensasjonen er alltid nødvendig
5.som snakker om støy, bør vi først idenfy hvor lyden kommer fra, ikke sant?og finne måter å dempe den.makt støy, GND støy, termisk støy, flimmer støy, noe som vil påvirke bandgap kjernen på alvor?noe støy frekvens relatert, og kan ikke "demping", kan bare reduseres ved LPF.

Spørsmålet meg hvis jeg tar feil.
takk

 
Hver og en av mine svar vil ha samme antall som de punktene de tar opp av Btrend din:

1) Du begrenser deg til et lite signal banen som er det samme som krets.Dessuten bryr oscillasjon om makt gevinst, ikke bare spenning gevinst.Svingninger kan oppstå gjennom paracitics din ikke er inkludert.En liten strøm signal injiseres til base vil opprette en mye større strøm gjennom transistoren vei.Det gjeldende kan deretter par elswhere i design enten gjennom groun parasitics, eller møt opp på bandgap spenning og gjennom det.Den degenereres Emitter Resistor kan omgås gjennom andre parasitics (dvs. Amplfier's transistorer) og har mye mer gevinst enn forventet.

2) 1.2nH for en vanlig obligasjon ledning i en QFN pakke.Det quaded BJT vilje har ca.0.3nH å 1nH avhengig av oppsettet.Jeg tror problemet du har er at du begrenser analysen til båndbredden for bandgap.Det er ikke bandgap båndbredden vi er bekymret, men transistorer.Den oscillasjon banen trenger ikke være begrenset til bandgap selv.Du må huske at bandgap spenningen går overalt og er omringet overalt, så det er en førsteklasses mistenkt i de fleste oscillation stier.

3) Feil.Det BJT er ikke i metning.Du trenger vanligvis minst 0,3 Volt revers bias før du kan vurdere at veikryss å starte fremover biasing.The Transistor har gode avslag på kollektoren siden fordi som du sa det selv, fungerer den som en tilhenger (fra base til emitter).Vil imidlertid basere node forsterke signalet.

4) Riktig.Jeg tror du antyde at siden bandgap er kompensert, trenger vi ikke å bekymre deg for det bidrar til andre oscillation stier.Motstandene vil redusere hetten kreves og hjelpe andre oscillasjon baner også.

5) Prøver å finne kilden til støy er stor, men reduserer sannsynligheten for noen svingninger selv om du savnet en coupling modus er bra også.I støyende kretser som Charge Pumps du ikke kan komme bort fra bråkete begrunnelse og underlag.Hjelpe bandgap har bedre impuls respons fører til mer robust kretser.Ingen ønsker å bli tvunget til å gjøre en ekstra spinn (eller tredje ... Etc. ..), og legger disse motstandene kan redusere sannsynligheten for et spinn som kreves, selv om du savner noen svingning / kopling baner.

Greg

 
1.Jeg tror ur rett.i BJT, bør vi vurdere dagens gevinst, ikke bare spenning gevinst som jeg adressert før.
2.hvis u vil rute ur bandgap referanse i en lang bane, bør u bruke buffer etter bandgap kjernen, ikke bare sette VBG på everwhere i IC.det er ikke noe pratical metode.
3.Jeg er galt i den uttalelsen, den PNPs ikke er i metning, de er i den aktive regionen.afterall er BJT drift ikke det samme som MOS.så siden BJT er i aktiv region, bør deres ro være store, og det gjør at avslaget skal bli godt fra collector til emitter.
5.Jeg har gjort noen simuleringer med tillegg av RB.
5-1 spenning støy:
Hvis ingen Rb dag er spenningen gevinst fra Base til Emitter om-1dB, etter å legge motstand fra 1 ~ 10k, er spenningen får fremdeles om-1DB.
5-2 gjeldende støy:
dagens gevinst på emitter er om-120dB uten Rb.og med Rb = 1 ~ 1K, er det få om-6dB ved Q1 og emitter, og om 6dB ved Q2's emitter.
5-3, er spenningen gevinst fra collector til emitter om-80dB, noe som gir mening, føre til staten i 3 er PNP virkelig i aktive regionen.
5-4 gjelder spenning støy på GND, og finne svar på emittere, er det få om-1dB med Rb = 1 ~ 10k ===> det er klart dominert av 5-1.
5-5, hvis min simulering er riktig, har tilsetning av Rb ingen forbedring i støyreduksjon fra GND.
6.forresten, i mitt simuleringer, den legger Rb kan endre bandgap spenning.

 
Vet du hvordan du gjør stabilitet analyse, Btrend?Hvordan ville du finner få margin og fase margin og til hvilken frekvens?

Do fase og få margin analyse rundt større transistor med og uten motstander (og ingen andre kompensasjon cap) og du vil se hva jeg mener.

Greg

 
1.Jeg har alltid bryte feedback loop, og legge til en AC-støy på det punktet hvor jeg bryte, så sjekk respons avkastningen punktet.fra denne frekvensrespons, finner jeg åpen sløyfe frekvensresponsen H (s).og Phase Margin er lik
180 ° Φ (H (jwu)), hvor Wu er måleenheten gevinst frekvens.Gain marginen er lik
0 - | H (jw_180) | hvor w_180 er frekvensen gjør Φ (H (s)) = 180 °.
Er det noe galt?
2.Jeg vet ikke understant hvorfor ikke inkluderer kompensasjon cap.å gjøre AC analyse?
3.Jeg hadde gjort flere simuleringer om dette emnet, la jeg merke til at de legger motstandene Rb vil begrense Aktuell (serie feedback) i emitter, slik at bandgap spenningen endres hvis den opprinnelige motstandene brukes.

allikevel kan Greg u vis detaljer hvordan simuleringen eller analyse u hadde nevnt, eller kanne u gir meg noen dokumenter, papirer, referanser å lese og å forbedre min kunnskap.
takk på forhånd.

 
Btrend,

Hva du gjør er egentlig rett.Hvis du bruker cadence, kan du bare plassere en DC spenning kilde med 0 volt over den på din vei og kjøre STAB analyse.Denne analysen gir lover tomten responsen uten at du trenger å bekymre deg for å bryte sløyfen og presentere riktig impedances i hver ende.

Jeg nevnte ikke bruke kompenserende cap fordi hvis kondensatoren du bruker gir en sterk dominerende pol så vil det maske effekten av motstandene (null legge de).Hvis du ser på kompensert svar så vil det bli klart hvor motstandene null løgner og om valgt riktig, vil du se en reduksjon i kompenserende kondensator requried.Du bør også se gevinsten ved høyere frekvenser gå ned (på frekvensene der transistorene Cpie kondensatorer begynner å ta effekt).Sørg for å inkludere noen realistisk bakken / supply impedances.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top