setup / hold tid

[engr]

Hei
hvorfor vi må ha oppsett og ventetid for en flopp, jeg vet at uten disse, floppen produksjonen går til metastabil staten, men hvorfor egentlig satt og hold behovet for å opprettholde en flopp
Takk

 

[TekUT]

Ta en titt på denne linken:

http://www.sigcon.com/Pubs/news/4_2.htm

og også:

Metastabil Response i 5V logikk circuits.pdf
http://focus.ti.com/lit/an/sdya006/sdya006.pdf

Ha det
Pow

 

[hemant2007]

gå gjennom følgende link

http://vlsihomepage.com/2007/09/13/setup-and-hold-times/

 

[ramana459]

setup tid og hold tid er nyttige for å angi tidsrom (Tmax) i kretsen.
Hvis du ikke vet disse verdiene, hvordan kan u finne ut ditt design jobber med dette frekv.
Hvis designen var ikke tilfredsstiller oppsett og hold ganger du vil få søppel verdier etter simulering.
Oppsettet og hold tidsverdier er løst for celle til celle, kan du ikke endre dem, disse er gitt av fab.

 

[au_sun]

setup tid og ventetid er i utgangspunktet er et krav på grunn av transistor karakteristikk.

 

[ljxpjpjljx]

fordi du trenger oppsett og hold tid til å møte din timing!