SiGe Process VS CMOS

[li-jerry]

Kjære alle var, jeg pleide å være en CMOS-designer, men nå må prøve SiGe prosessen.Kan jeg få alle vennene 'råd om SiGe?For eksempel retningslinjer, den viktige forskjellen, eller somethins om layout, etc. 3X mye til mine kjære venner!

 

[hrkhari]

Hei

SiGe prosessen gir mye høyere gevinst med høyere transitt frekvens, og med mindre lasting parasitics.Hvis du bruker NPN transistor bunnen er dopet med Ge som gir høyere løpende gevinst.Oppsettet krever mye mer presisjon i symmetrisk siden det er en aktuell flyt på basen, copared til CMOS der det ikke er strøm flyte på Gate

Rgds

 

[vfone]

IBM prosess sammenligning:
http://www.research.ibm.com/journal/rd/472/dunn.pdf

 

[lokeyh]

For CMOS, kan du endre i og lengde.Men for SiGe, er det mindre fleksibilitet ettersom det er faste størrelser og utformingen av den bipolare er nesten standardisert.

 

[RFIC]

Hvordan kan jeg kjøpe SiGe design kit?

 

[selvaraja]

fra layout synspunkt må du forsiktig signalbane .. unngå å gjøre svinger for høy hastighet signaler ... du mindre bekymre deg DRC regel i forhold til CMOS ... forårsake mest støperi gi fikse layout for SiGe HBT (bipolar).

 

[triquent]

hvilken teknologi som er den mest populære i industrien nå?Og hva med deres program?ex.CMOS, BiCMOS, Bipolar, eller GaAs.Alle kan gi en oppsummering?

hrkhari skrev:

HeiSiGe prosessen gir mye høyere gevinst med høyere transitt frekvens, og med mindre lasting parasitics.
Hvis du bruker NPN transistor bunnen er dopet med Ge som gir høyere løpende gevinst.
Oppsettet krever mye mer presisjon i symmetrisk siden det er en aktuell flyt på basen, copared til CMOS der det ikke er strøm flyte på GateRgds

 

[devrimaksin]

Selvfølgelig CMOS er populat fordi det er billig

 

[devrimaksin]

Å kunne arbeide med SiGe prosessen er svært fordelaktig, merke 2 ting, først transconductance
gm = Ic / Vt den endres lineært med bias strømmen,
og minst 20 ganger høyere enn CMOS motpart for den samme skjevhet gjeldende.
Og små signal gain
gm.ro = Ic / Vt * VAF / Ic = VAF / Vt som du kan se denne verdien er uavhengig av biasing tilstand (som motsetter seg å CMOS), VAF tidlig spenning i en god prosess er fra hele 100 og Vt ved romtemperatur er 26 mV.Så de små signal gevinst som du kan få fra en BJT er i størrelsesorden 4000 (72dB).I praksis dette kommer til å bli mindre, men det forklare potensialet i enheten.Det eneste ille er det lav input motstand, men du har
lære riktig design struktur for å omgå dette (så det er gjennomførbart).Når du fullt undestand den capacbility av enheten, spesielt i analoge domene, vil du begynne å sette pris på det mer mer

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smil" border="0" />er fra hele

 

[krashkealoha]

Jeg hadde postet denne utredningen, som kan være relevant for denne diskusjonen, i en annen tråd.

ftopic92246.html

"CMOS og SiGe Bipolar Circuits for High-Speed Applications"
av Werner Simburger, et.al. GAAS IC Symposium 2003.

Abstract Nylig har CMOS vist seg å være en
levedyktig teknologi for meget høy bit-rate bredbånd og trådløst
kommunikasjonssystemer opptil 40 GB / s og 50 GHz.Advances in
enhet skalering og doping-profil optimalisering har også resultert
i SiGe bipolar transistorer med imponerende ytelse, inkludert
cut-off frekvens på mer enn 200 GHz.Notatet presenterer
fremskritt i circuit design som fullt ut utnytte høyhastighets
potensialet for en 0,13 lm CMOS-teknologi opp til 50GHz og en
høytytende SiGe bipolar teknologi opp til 110GHz drift
frekvens.Kombinasjonen av avansert krets teknikker
og en state-of-the-art fabrikasjon-prosessteknologi resulterer i
fortsette skift oppover i frekvens grenser.

 

[jebi]

Av mine personlige erfaringer, vil du virkelig verdsette den høye gm av
Sige HBT høy nåværende funksjon, slik som reduserer parasistic i
samme gjeldende krav.Det kan hende du trenger ofte utartet motstand
å hjelpe linearitet, speil nåværende matchende, lavere støy gjeldende.
I LNA design, på grunn av høyere gm bør støyen være mindre forventet.
Og lavere LO strøm krav om skifte funksjon i Mixer.I PA design,
SiGe gir høyere makt effency grunnet høyere gevinst.

 

[Dini]

In terms of Ft:

hva du oppnå med SiGe i en gitt teknologi node, oppnår du det med 1-2 genetation senere med RFCMOS.

Minn om at RFCMOS ikke er en ren CMOS-teknologi.Det krever flere metal-lag (6-7) for inductors og spesielle prosesstrinn / og design for å redusere støy og øke påliteligheten.

Når det gjelder fleksibilitet på dimensjonering og transistor optimalisering kan Sige bipolars skal modelleres med "Hicum" fysiske og skalerbar modell:

ta en titt på Xmod produkter: www.xmodtech.com

Hilsen,