B
Buenos
Guest
hei
det er et vanlig problem at synthesizer eller p & R programmet tildeler normale signaler til global klokke nettverk (på grunn av den store fanout på den), og deretter den ikke la meg til å tildele signal til pin jeg ville det bare kan meg til å tilordne den til en av de få global-stand pins.Normalt kan overstyre dette ved å angi at signalet er ikke en global.Dette er signalet nedrangering.
Jeg vet hvordan du gjør det med Xilinx (toppnivå VHDL, attributt BUFFER_TYPE ...), men nå er jeg jobber med i actel utvikle programvaren, og jeg må gjøre nedrangering, men jeg dont vite hvordan.
trolig jeg må skrive inn en av begrensningen filer, men hvilken?og hva er syntaks?Fortell meg et eksempel.
det er et vanlig problem at synthesizer eller p & R programmet tildeler normale signaler til global klokke nettverk (på grunn av den store fanout på den), og deretter den ikke la meg til å tildele signal til pin jeg ville det bare kan meg til å tilordne den til en av de få global-stand pins.Normalt kan overstyre dette ved å angi at signalet er ikke en global.Dette er signalet nedrangering.
Jeg vet hvordan du gjør det med Xilinx (toppnivå VHDL, attributt BUFFER_TYPE ...), men nå er jeg jobber med i actel utvikle programvaren, og jeg må gjøre nedrangering, men jeg dont vite hvordan.
trolig jeg må skrive inn en av begrensningen filer, men hvilken?og hva er syntaks?Fortell meg et eksempel.