skikkelig RTL er ikke innhente

[adj]

r vi tar med 802.11-protokollen er implementert i FPGA.
Vi ønsker at det skal gjennomføres som et innebygd system som vil transrecieve 16 bit data, uavhengig av andre processor.we kan se individuelle RTL av hver modul, men når hele programmet er fremstilt for RTL vi ser feil RTL.please hjelp
Beklager, men du må logge inn for å vise dette vedlegget

 

[Renjith]

whatz syntesen feil som ur får?
eller ru overfor prblms med simulere ur toppnivå enhet?

 

[adj]

hei
vi r ikke skaffe våre fire blokker i RTL som vi har spesifisert i programmet vårt.
kan du sjekke koden og sende oss den riktige koden.
ha det

 

[nand_gates]

Jeg har gått gjennom ur VHDL RTL, og jeg er sikker på at det ikke kommer til å jobbe!
Hvis possble Jeg vil gjerne se ur komplett design doc.Ur RTL ikke
synes å følge synkrone logikk design methology.Det er ingen klokker
og restarte innganger!

 

[masai_mara]

Rart at du fritt legge hele koden for designet for å brukes som et kommersielt produkt.Er du sikker?