Skilnaden mellom god kontakt og underlaget kontakt 90nano

[s3034585]

Hei Gutter Jeg bruker TSMC 90 nano-teknologi og jeg har en dought om skilnaden mellom underlaget kontakt og god kontakt. I skjematisk min har jeg brukt MIM kondensatorer og mens generateing oppsettet for dem det gi meg en god kontakt i oppsettet nå er jeg forvirret hvor kobler jeg dette .. fordi jeg har også et substrat kontakt. Kan du pls fortelle meg hvor kobler jeg disse 2 kontakter .. Takk på forhånd Tama

 

[franck]

Hei, jeg kjenner tsmc90 men hvis du har en godt uavgjort og et substrat uavgjort for MIM cap det virker for meg at i denne Tekno er det nwell eller dnwell henhold MIM cap. Jeg tror du bør ha en pin for denne brønnen tie i skjematiske din også eller i eiendommene. Også noen dekk har et spesielt symbol for å representere denne knytte til dnwell. Det er opp til deg og din design som nett må du koble til denne brønnen. Du propably må avbryte parasittisk kapasitans til underlaget. Eller hvis du ikke trenger det der er også kanskje et alternativ eller en annen MIM cap enhet i kortstokken. Og for underlaget uavgjort tror jeg du vet godt hvorfor det er her! Håper det hjelper, Franck.

 

[s3034585]

Hei Franck Takk for ditt svar. som du har nevnt i denne tech jeg har en dnw og det har en god kontakt alternativ i sine eiendommer ... Dette gir et godt kontakt på sin 4 sider .. og som per at jeg har koblet brønnen uavgjort til det. Men nå er spørsmålet er at der kobler jeg underlaget. Jeg vet hvorfor den er der. Men cellen som jeg bruker på at NMOS substratene er direkte koblet til VSS dermed er det ingen substrat tilkobling til som jeg har til å knytte dette pin. og hvis du snakker om MIM cap så kan du fortelle hvor kobler jeg underlaget pin i oppsettet .. takk i adcance. Tama

 

[franck]

Hei Tama, "... den NMOS substratene er direkte koblet til VSS ...". Så du bør koble underlaget slipset av MIM cap til VSS. Det er mye måte å håndtere DNWELL i en kortstokk avhengig av hver tech. Noen dekk definerer DNWELL, den interne underlaget og den eksterne underlaget. Noen bare definere DNWELL og den eksterne underlaget. Noen bruker både avhengig av enhetene. Noen bruker pinner i skjematisk, bruker noen bare egenskaper, noen bruker begge, noen har en spesiell diode celle å definere dnwell, den eksterne underlaget og den interne underlaget ... Så det jeg vil si er at du bør være veldig forsiktig med hvordan dine dekk avtaler med DNWELL bare for å være sikker på å ikke gjøre dumme feil. Uansett i ditt tilfelle av MIM cap, tror jeg du vil ha en PLAIN DNWELL under cap og så underlaget slips er bare her for å definere EKSTERN underlaget som er i ditt tilfelle underlaget av NMOS så VSS. Franck.

 

[tarkyss]

hvordan kan du konstruere din cap? hvilke lag du brukt? Det skaper et godt kontakt fordi i techfile definerer vel kontakt som du gjorde, så foreslår jeg at du konstruere din cap som TSMC antyder, selvfølgelig, hvis du sikker på at du har rett, kan du endre techfile, men det er farlig