Slik bruker du blokkere RAM i Spartan-3E?

[Childs]

Med henvisning til ovenstående spørsmål ...Kan jeg vite hvordan du bruker blokkere RAM i Spartan-3E?

Eller noen plass jeg kan finne informasjon?(Jeg kan ikke fastslå hvilke søkeord eller hvilke deler jeg skal søke, googling og søking i Xilinx nettside, de fleste søkte resultatene nevnt om problemet møtte i stedet for hvordan den skal brukes

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Trist" border="0" />

.....)

 

[pwq1999]

se Logicore i ISE, kanskje du finner den.

 

[saikat]

Kontroller at du har brukt en synkron tilbakestille i RAM blokken.Xilinx ISE vil automatisk slutte seg til den Arrays (i koden) du kan ha brukt for datalagring formål, kartlagt i blokk RAM tilgjengelig på enheten.Default "MAP" og "P og R" innstillinger vil gjøre det.Det er ikke behov for noen spesielle innstillinger.
Du finner ulike type synkron RAM dvs. én port, dual port osv. koden mal i Xilinx ISE kode maler.

 

[pini_1]

Jeg har startes dem manuelt slik at det gjør livet enklere når du skal veksle mellom leverandører.
Se på "ROM256X1 og RAM RAM128X1S_1."Ved
http://bknpk.no-ip.biz/usb_1.html

 

[echo47]

ISE har flere måter å sette en blokk RAM i en Xilinx FPGA.

Du kan slutte seg til RAM med HDL-koden ved hjelp av et stort register array.Sørg for å skrive ditt HDL i den anbefalte måten.Hvis du bruker ISE's XST syntese verktøyet, kan du se ISE "XST Brukerhåndbok" kapittel "HDL Coding Techniques".

Du kan instantiate blokken RAM primitive direkte i HDL din.Se ISE "Library Guide" for dine FPGA, og deretter se etter designelementer ha navn som RAMB16_S18_S18.Dette er en pålitelig teknikk, men det er litt kjedelig fordi det er mange porter for å koble til.

Du kan bruke ISE kjernevirksomhet Generator (coregen) for å bygge en minnemodul til dine spesifikasjoner.Når du starter coregen, se etter "Memories & Storage Elements"-delen, og deretter noe under "RAMS og ROMs".Deretter kan du lese kjernen data ark for å se om det er hensiktsmessig for deg behov.

 

[naz56]

ru sikker på rekker i en Verilog kode settes i Block RAM som standard??