Slik bruker hspice's debug informasjon?

[Hughes]

Hvis hspice simulering stopper ved nonconvergence problemet, en liste over debug nodal spenningen skrives ut.Noen vet hvordan man bruker disse informations å sove nonvergence problem?

 

[tlihu]

. ic eller. nodeset for å sette den første forhold til noen av de kritiske noder.

 

[Hughes]

Jeg vet at nonconvergence problemet kan ofte løses ved å sette første betingelser. Ic eller. Nodeset setningen.Men jeg vet ikke hva opprinnelige vilkår shoud settes.I en stor krets opprinnelige betingelsene er diffult å regne for hånd.Er det mulig å få noen hint fra hspice's debug informations?

 

[shiowjyh]

Jeg
har lidd dette før, og det har vært løst ved å gjøre følgende hint.
For ditt tilfelle, kanskje du kan prøve
1). OPTION sammen = 1 GMINDC = 1.0000E-12
2) endre global makt uttalelse som rampen en.
ex.
vx avdd 0 pwl (0ns 0v 1ns 0v 2ns' vhi ')
* vx avdd 0 dc 'vhi'
VZ vdd 0 pwl (0ns 0v 1ns 0v 2ns' vhi ')
* VZ vdd 0 dc 'vhi'

Vær også se på denne lenken for å få mer informasjon.

http://www.elektroda.pl/eboard/searchtopic50886-hspice.html

"timestep for lite" - transient Convergence Problem:

Løsning:
0.Innsjekkingsdato kretsen topologi og tilkoblingsmuligheter.
Dette elementet er det samme som element 0 i DC analyse.

1.Set RELTOL =. 01 i. OPTIONS setningen.
Eksempel:. OPTIONS RELTOL =. 01

2.Redusere nøyaktigheten av ABSTOL / VNTOL hvis nåværende / spenningsnivåer tillater det.
Eksempel:.OPTION ABSTOL = 1N VNTOL = 1M

3.Set ITL4 = 500 i. OPTIONS setningen.
Eksempel:. OPTIONS ITL4 = 500

4.Realistisk modell Ditt Circuit; legge parasitics, spesielt bortkommen / veikryss Capacitance.

5.Redusere veksten / høst tider av PULSE kilder.
Eksempel: VCC 1 0 PULSE 0 1 0 0 0
blir VCC 1 0 PULSE 0 1 0 1U 1U

6.Bruk. OPTIONS RAMPTIME = xxx erklæring rampen opp alle kildene.
Eksempel:. OPTIONS RAMPTIME = 10NS

7.Legg UIC (Bruk Utgangsinnstillingen betingelser) til. Tran linje.
Eksempel:. Tran ,1 N 100N UIC

8.Endre integrering metoden Gear (Se også spesialtilfeller nedenfor).
Eksempel:. OPTIONS METODE = Gear

Hilsen,

 

[Hughes]

Takk, shiowjyh.Min krets lider fra AC nonconvergence, så noen av de nevnte løsningene er ikke aktuelt.Jeg prøvde nesten alle andre løsninger, men problemet kan ikke løses.

Ruten er en tretrinnsprosessen CMOS forsterker.Hvis jeg brutt tilkoblingen den første og den andre fasen, konvergens er OK.Siden innganger for andre ikke trekke DC strøm, så jeg tror driftspunkt ikke endres når forbindelsene mellom første-og andre-stegs brytes.Da jeg koble kretsen igjen og bruk ". IC" statement å angi innledende forhold til disse to noder (innganger for andre fasen), ved hjelp av verdier fikk fra forrige simulering.Hva synes du om min løsning?Er det noe galt?Takk.

 

[shiowjyh]

Du slo meg, Hughes!
Jeg er ikke avslutte sikker på hva du gjør er rett, men det er mange måter å gjøre ac analyse.
Det skal være et nytt spørsmål kommer ut, viser min ac analyse gjør rett?Jeg har fått to forskjellige dc gevinst & fase margin bruker to metoder.
For AC konvergens problemet, fant jeg et emne som du kanskje interesse.
Se følgende link, og se det verdt eller ikke!

http://www.edacafe.com/books/SpiceHandBook/03_chapter02-05.php

Hilsen,

 

[Humungus]

hva slags forsterker?3 scene, ja, men enkelt avsluttet eller diferential innspill?

Hva med forventet gevinst?

endre ITL parametere i. alternativet å la simulator gjøre mer gjentakelse sykluser.

Har simulering stopper under selve AC feie eller under forrige bias punkt vilje?

Har du en. OP statement?

Prøv også GRAMP i. Alternativet

Slik får du den innledende forhold, gjør en transient analyse og bruk. LAGRE på ved gitt tidspunkt.Bruk. Beregnigner å initialisere krets på (eller nær) sin driftspunkt.

 

[Hughes]

Takk.Min design er en tretrinnsprosessen differensial-input single-output generelt op amp.Forventet gevinst er 130dB eller mer,
vil enheten-gevinst båndbredde ~ 5MHz.

Den nonconvergence problemet oppstår under driftspunkt regnestykket.Den inneholder en. OP statement.Jeg synes det er vanskelig å konvergens i open-loop.Den nonconergence problemet var løst når op amp var i closed-loop program (1000x forsterker).Men jeg vet ikke om open-loop characteritics kan utledes fra closed-loop egenskaper.

Takk angain.Jeg vil prøve anbefaler senere.Jeg vil stolpe løsningen hvis nonconvergence problemet er løst.

 

[div]

Den ikke-konvergens problemet hodepine, jeg er enig.
Det er for mye muligheten av årsakene.

 

[yaxazaa]

Jeg tror du kan legge til noe inne. Alternativet kanskje itol slik at noncovergent stoppe en etter en til en du må løse.sjekk med hspice manuelle

 

[markty]

Vanligvis har jeg gjorde en tran simulering først.
Deretter lagre operasjonen punkt verdi når forsterkeren er i forsterke.
Bruk. Ic Beregnigner de opprinnelige verdiene.
Endelig kan jeg utføre AC analyse.

Men hvis kretsen fortsatt ikke konvergens, u kan endre gmindc verdi til 1e-10, 1e-9 eller 1e-8 ...

Håper dette kan hjelpe.

 

[andy2000a]

en bok, i krydder, kan du lese ..

og bruk pwl strømforsyning eller endre tid steg også kan løse. tran ..
ikke-konvergens ..

av måten enkelte. alternativet kommandoen kan konvergens men kanskje har
fake simulering rapport

 

[xuel]

markty er rett!