Slik tilbakestiller D flip-flops i et register

[Nike]

Jeg har et register av 5 D flip-flops og 4 fulle ADDers på toppen av det. Hva dette register gjør er det å starte fra null og sender verdien som er lagret i flip flops opp til huggorm og når verdien er lagt til en annen verdi som kommer fra en annen krets resultatet blir matet tilbake til registeret samt å være sendt skal vises. (Det fungerer som en teller som teller fra null til 31 med valgfri incerements av 4,2,1 og teller ikke hvis ingen er valgt). Jeg bruker Xilinx mikro-kontrolleren, og jeg trenger å trekke krets med logiske porter og flip-flops bare (jeg kan ikke bruke pre-utviklet verktøy eller kode) Først av alt er at designen riktig for det formålet? Andre av alle hvordan tilbakestiller jeg flip-flops i begynnelsen når jeg begynne å telle (slik at registeret vil ha verdien 0 0 0 0 0 ved starten av tellingen)?

 

[bpu]

hvis du trenger å fjerne registrere på den tiden, når alternativ økning ikke er valgt, kan du bruke synkron klar

 prosessen begynner if (rising_edge (clk)) så if (stigning = 0) og deretter registrere

 

[Nike]

Nei jeg trenger ikke å tømme registrere når ingen er valgt. Jeg trenger å fjerne den så snart strømmen er koblet til styret slik at det vil begynne å telle fra null (dvs: det vil ikke være noen forhåndslagrede verdi i noen av flip-flops) Og jeg kan ikke bruke noe annet enn logiske porter og flip flops å gjøre dette. [Size = 2] [color = # 999999] Lagt etter 5 timer 42 minutter: [/color] [/size] noen andre har noen idé?

 

[nand_gates]

Jeg tror dette er det du leter etter ........... Bruk reset initialisere telleren til null ved oppstart!

 modul count (clk, rst_n, sel, DIN, dout), inngang clk, rst_n; inngang [03:00] sel; effekt [03:00] din; utgang [04:00] dout; reg [4: 0] dout_nx; (! rst_n) alltid @ (posedge clk eller negedge rst_n) hvis dout

 

[echo47]

Xilinx mikro-kontrolleren? Kanskje du mener en FPGA eller CPLD. Kan ikke bruke pre-utviklet verktøy eller koden? Hva bruker du for design oppføring? Skjematisk ta med kun porter og flip-flops? Hvis du bruker * bare * porter og tradisjonelle flip-flops, da har du ingen måte å initialisere flops ved oppstart. Du trenger en reset-inngang, eller trenger du for å dra nytte av FPGA / CPLD funksjon som initialiseres flops under oppstart. Høres ut som du trenger for å designe din sekvensiell logikk med flops og porter ved å bruke uansett papir-og-blyant metoder du har lært, og deretter skrive at design inn i Xilinx verktøyene ved hjelp av skjematisk fange eller HDL, avhengig av hva som kreves av prosjektet.