SNR Improve

[DDavid]

Hei,

Jeg er ny i analoge, (jeg er RF ENG).
Jeg antar å forbedre SNR i A / D
A / D har 16 bit
Som jeg vet fra RF at SNR er funksjon av NF.
hvis jeg vil redusere NF så SNR ut vil bli bedre!
Jeg arbeider med OP forsterker opp til 30MHz.

Så min måte å gjøre, er å sette det første stadiet (op amp) svært lavt støynivå
Input støy spenning rundt 1nv/rootHz
Kan dere gi meg tips, så jeg riktig eller ...
behage hjelpe meg!

David

 

[flatulent]

Forsterkerne før ADC skal være svært lavt støynivå.Da har de få høy nok slik at den forsterkede støy dithers ADC av et par teller.På den måten ADC reduserer ikke systemet SNR veldig mye.

 

[DDavid]

Hei

Thx for svare!
Bare for å forstå hva u sier:
Jeg har noen få etapper før A / D
Hva tenkte jeg at første fase anta å være lav støy,
du sier at den siste etappen (før A / D) anta å være lav støy
RIKTIG ?!?!?!?!?

 

[flatulent]

Alle stadier før ADC bør være lite støy, er det første de viktigste inkludert høy gain.Du kan gjøre hånd beregninger for å finne tilsvarende innspill støy av strengen.
Sist endret av flatulent den 24. Feb 2009 1:37, endret 1 gang totalt

 

[DDavid]

Hei

Ok så dette som i RF første etappen er LNA (lavt støynivå høy gain (G rundt 10 til 15 dB)

Jeg prøver å simulere, og så at hvis jeg velger første etappen lite støy, men den andre fasen produserer mye støy og spenning støy på utgangen (den andre amp) svært store
for eksempel:
første stadiet (THS4022) rundt 5nv
andre fasen (AD8139) 120nv

intersting at den samme andre stadiet (AD8139) stå alene uten først å produsere den samme støy på utgangen som to etapper !??!?!

Jeg så i en av avisene at de foreslo å legge to motstandene (en serie andre til GND) R1 = R2, så spenningen er skillet vy 2, men også støy!

David

 

[flatulent]

Det ser ut som det andre stadiet dominerer den totale støyen.Prøv å ha det andre stadiet den samme som den første.

En annen ting å vurdere er støyen fra motstandene.De bør være lav verdi, men ikke så lavt som å overbelaste amp output gjeldende grenser.

 

[DDavid]

For første etappe:
Rg = 50
RF = 250

Vnr = sqrt (4piR)

Andre etappe er
Rg = 274
RF = 274
eller
RF = 274 * 2

Jeg vil prøve å simulere det andre stadiet vil bli som første!

 

[DDavid]

En annen ting jeg prøvde å sette motstand skillelinjen ved inngangen av A / D
divider med 2 anta å dividere med 2 spenningen så signalet anta redusere by 6dBm
og støynivå ved samme verdi!

Det jeg så at:
Sbefore =- 46dBm
S etter =-59.5dBm

Nbefore =- 106
Nafter = -111

Støy reduseres med ca 6dB men signalet mye mer!

HVORFOR ?????

 

[flatulent]

Visste du tar hensyn til inngangsimpedans av ADC?Du bør ikke splitte signalet ned med motstander.Gevinsten i forkant av ADC bør være så stor som mulig uten å klipse på den høyeste forventede inngangssignalet.

 

[DDavid]

Regardig A / D motstand matchende Jeg tror jeg matchet det riktig!
Når det gjelder Total Gain jeg har omtrent 20dB total gevinst till A / D.
Hvis jeg vil økt gevinst slik at støynivået vil increse også!
Så hva grensen
Vin (av systemet) er 50mV
A / D anta å få opptil 3.2vp-p
Også jeg har i kjeden VGA (variabel Gain Amp): gevinst kan endres fra 0 til 35dB!

 

[DDavid]

Hvilke Cad er riktig å simulere Støy parametre som SNR osv.

David