sortering i Verilog ..... noen ide

G

Guru59

Guest
noen som har noen ide om å gjøre / bruke sortering algoritme i Verilog .... Jeg har brukt det ved hjelp komparatorer men det tar stor logikk ... ber foreslå noen metoder .. Takk
 
Hei, Har du sjekke sammenlignende opprettet av kjerne generator? Hvis ikke, kanskje det ikke tar ikke så mye logikk.
 
kan ikke du bare bruke hvis andre eller saken uttalelser ... de vil bli syntetisert til multipleksere ...
 
Du kan enten bruke en helt parallell løsning som du tilsynelatende gjorde, eller en sekvensiell design med mellomlagring av elementer (kan være også i Embedded RAM) som koder noen felles sortering algoritme. Det ville trenge mindre ressurser, men fungerer sakte.
 

Welcome to EDABoard.com

Sponsor

Back
Top